特許

J-GLOBAL ID：200903096879319610

半導体装置及びその製造方法

発明者： 野田 正明
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 新居 広守
公報種別：公開公報
出願番号（国際出願番号）：特願2006-232444
公開番号（公開出願番号）：特開2008-060152
出願日： 2006年08月29日
公開日（公表日）： 2008年03月13日
要約：

【課題】良好なアバランシェ耐量を維持しつつ、オン抵抗を低減することが可能な半導体装置及びその製造方法を提供する。【解決手段】第1導電型の第1半導体領域10と、第1半導体領域10の表面に形成された第2導電型の第2半導体領域11と、第2半導体領域11の内部に形成された第1導電型の第3半導体領域14と、第2半導体領域11の下方に位置するように、第1半導体領域10の内部に形成された第2導電型の第4半導体領域12と、第2半導体領域11の側方に位置するように、第4半導体領域12に隣接して第1半導体領域10の表面に形成された第2導電型の第5半導体領域13とを備え、第4半導体領域12は、第5半導体領域13と同電位である。【選択図】図2

請求項（抜粋）：

第1導電型の第1半導体領域と、 前記第1半導体領域の表面に形成された第2導電型の第2半導体領域と、 前記第2半導体領域の内部に形成された第1導電型の第3半導体領域と、 前記第2半導体領域の下方に位置するように、前記第1半導体領域の内部に形成された第2導電型の第4半導体領域と、 前記第2半導体領域の側方に位置するように、前記第4半導体領域に隣接して前記第1半導体領域の表面に形成された第2導電型の第5半導体領域とを備え、 前記第4半導体領域は、前記第5半導体領域と同電位である ことを特徴とする半導体装置。

IPC (6件)：

H01L 29/78 ,  H01L 29/739 ,  H01L 21/336 ,  H01L 21/331 ,  H01L 29/732 ,  H01L 29/74

FI (7件)：

H01L29/78 652H ,  H01L29/78 653A ,  H01L29/78 655B ,  H01L29/78 658A ,  H01L29/78 658E ,  H01L29/72 P ,  H01L29/74 F

Fターム (12件)：

5F003AP06 ,  5F003BA93 ,  5F003BC08 ,  5F003BE02 ,  5F003BE08 ,  5F003BE90 ,  5F003BZ02 ,  5F003BZ04 ,  5F005AA01 ,  5F005AB01 ,  5F005AC01 ,  5F005AC03

引用特許：

出願人引用 (1件)

• 縦型MOS電界効果トランジスタ
  公報種別：公開公報   出願番号：特願平5-246434   出願人：株式会社豊田中央研究所