特許
J-GLOBAL ID:200903096979323860
ワード線駆動電源回路
発明者:
出願人/特許権者:
代理人 (1件):
丸山 隆夫
公報種別:公開公報
出願番号(国際出願番号):特願平11-144604
公開番号(公開出願番号):特開2000-298986
出願日: 1999年05月25日
公開日(公表日): 2000年10月24日
要約:
【要約】【課題】 無負荷型CMOS4トランジスタSRAMセルのワード線に与える電圧を制御して、セルに書き込まれたデータを保持し、かつスタンバイ時の消費電流を最小限に抑えることのできるワード線駆動電源回路を提供する。【解決手段】 ワード線駆動電源回路10においては、モニタ回路12におけるA点の電位が、SRAMセル60の“High”側(節点C2)の電位を反映している。A点の電位が基準電位Vrefよりも低下すると、ワード線電位VWDに接続されたトランジスタQ1がオフ、トランジスタQ2がオンしてワード線WL1の電位VWOを低下させる。この電位をQ1のゲートに帰還させることで、ワード線の電位がセルに書き込まれたデータを保持するのに十分なレベルまで下がったら、トランジスタQ4がオフしてワード線電位を一定に保つ。
請求項(抜粋):
無負荷型CMOS4トランジスタSRAMのワード線駆動回路に電源を供給するためのワード線駆動電源回路において、外部から供給される電圧を制御して前記ワード線駆動回路に供給する制御手段を設けたことを特徴とするワード線駆動電源回路。
IPC (2件):
G11C 11/41
, H01L 27/10 481
FI (2件):
G11C 11/34 A
, H01L 27/10 481
Fターム (11件):
5B015HH04
, 5B015JJ07
, 5B015KA05
, 5B015KA13
, 5B015KA23
, 5B015KA28
, 5F083BS01
, 5F083BS17
, 5F083GA05
, 5F083LA01
, 5F083LA16
引用特許:
審査官引用 (6件)
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平3-305197
出願人:日本電気株式会社
-
特開平2-183495
-
半導体装置の内部電源回路
公報種別:公開公報
出願番号:特願平6-030397
出願人:株式会社東芝
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平7-124029
出願人:三洋電機株式会社
-
半導体メモリ回路
公報種別:公開公報
出願番号:特願平5-193798
出願人:日本電気株式会社
-
半導体記憶装置
公報種別:公開公報
出願番号:特願平7-075113
出願人:日本電気株式会社
全件表示
前のページに戻る