半導体装置およびその製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：伊東忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願2004-380619
公開番号（公開出願番号）：特開2006-186240
出願日： 2004年12月28日
公開日（公表日）： 2006年07月13日
要約：

【課題】 p型チャネルを有する半導体装置において、前記p型チャネル領域に一軸性圧縮応力をSiGe混晶層より印加して、前記チャネル領域におけるホール移動度を向上させる。【解決手段】シリコン基板中、ソース領域およびドレイン領域に対応してトレンチを形成し、前記トレンチをSiGe混晶層によりエピタキシャルに充填する際に、前記トレンチの側壁面を複数のファセットにより画成し、さらにSiGe混晶層中のGe原子濃度を20%を超えて増大させる。【選択図】図11

請求項（抜粋）：

チャネル領域を含むシリコン基板と、前記シリコン基板上、前記チャネル領域に対応してゲート絶縁膜を介して形成され、対向する一対の側壁面上に側壁絶縁膜をそれぞれ担持するゲート電極と、前記シリコン基板中、前記ゲート電極の両側に前記チャネル領域を挟んでそれぞれ形成されたp型拡散領域よりなるソースエクステンション領域およびドレインエクステンション領域と、前記シリコン基板中、前記一対の側壁絶縁膜の外側に、それぞれ前記ソースエクステンション領域およびドレインエクステンション領域に連続して形成されたp型拡散領域よりなるソース領域およびドレイン領域と、前記シリコン基板中、前記一対の側壁絶縁膜の外側に、前記ソースおよびドレイン領域により包まれるように、前記シリコン基板に対してエピタキシャルに形成された一対のSiGe混晶層領域とよりなり、前記一対のSiGe混晶層領域の各々は、前記ゲート絶縁膜とシリコン基板とのゲート絶縁膜界面よりも高いレベルまで成長しており、前記一対のSiGe混晶層領域の各々は、互いに対向する側壁面が、前記シリコン基板の主面に対してそれぞれ異なった角度をなす複数のファセットより構成されていることを特徴とする半導体装置。

IPC (2件)：

H01L 29/78 , H01L 21/205

FI (2件)：

H01L29/78 301S , H01L21/205

Fターム (43件)：

5F045AA06 , 5F045AB01 , 5F045AC01 , 5F045AC19 , 5F045AD08 , 5F045AD09 , 5F045AF13 , 5F140AA01 , 5F140AC01 , 5F140AC28 , 5F140BA01 , 5F140BA20 , 5F140BC06 , 5F140BD09 , 5F140BE01 , 5F140BF04 , 5F140BF11 , 5F140BF18 , 5F140BG09 , 5F140BG12 , 5F140BG34 , 5F140BG52 , 5F140BG60 , 5F140BH05 , 5F140BH06 , 5F140BH07 , 5F140BH14 , 5F140BH27 , 5F140BH36 , 5F140BH49 , 5F140BJ01 , 5F140BJ08 , 5F140BK08 , 5F140BK09 , 5F140BK13 , 5F140BK14 , 5F140BK18 , 5F140BK34 , 5F140CB04 , 5F140CB08 , 5F140CE10 , 5F140CE16 , 5F140CF04

引用特許：

出願人引用 (2件)

米国特許第6621131号公報
半導体装置の製造方法
公報種別：公開公報出願番号：特願2002-187437 出願人：株式会社ルネサステクノロジ

審査官引用 (1件)

特開昭63-153863

引用文献：

審査官引用 (1件)

A 90-nm Logic Technology Featuring Strained-Silicon

前のページに戻る