特許

J-GLOBAL ID：200903097045720364

電子デバイスの製造方法およびその品質管理システム

発明者： 小野 眞 ,  岩田 尚史 ,  池田 洋子
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-332462
公開番号（公開出願番号）：特開2001-148407
出願日： 1999年11月24日
公開日（公表日）： 2001年05月29日
要約：

【要約】【課題】各プロセス工程別に、クラスタ状欠陥の影響を受けずに、ランダム欠陥の正味欠陥に基づく欠陥解析を精度良く行うことができるようにして歩留り向上や工期短縮を図るようにした電子デバイスの製造方法およびその品質管理システムを提供することにある。【解決手段】本発明は、複数のプロセス工程毎の検出欠陥マップデータを作成する過程と、素子単位でクラスタ状欠陥の存在を判定する過程と、電気機能検査マップデータを作成する過程と、前記過程で作成された複数のプロセス工程毎の検出欠陥マップデータを元に、複数のプロセス工程毎に持込み欠陥を除いた正味欠陥マップデータを作成し、該作成された複数のプロセス工程毎の正味欠陥マップデータと前記過程で作成された電気機能検査マップデータとを元に、前記過程で判定されたクラスタ状欠陥が存在する素子単位を除外した状態で、複数のプロセス工程に亘って欠陥解析を行う欠陥解析過程とを有し、該欠陥解析過程で行われた欠陥解析結果に基いて電子デバイスの品質管理を行うことを特徴とする。

請求項（抜粋）：

複数のプロセス工程を経て製造される電子デバイスの製造方法において、前記所望の複数のプロセス工程毎に得られる対象物上の欠陥を検出して複数のプロセス工程毎の検出欠陥マップデータを作成する検出欠陥マップデータ作成過程と、該検出欠陥マップデータ作成過程で作成された複数のプロセス工程毎の検出欠陥マップデータから素子単位でクラスタ状欠陥の存在を判定するクラスタ状欠陥判定過程と、前記検出欠陥マップデータ作成過程で作成された複数のプロセス工程毎の検出欠陥マップデータを元に、複数のプロセス工程毎に持込み欠陥を除いた正味欠陥マップデータを作成し、更に前記クラスタ状欠陥判定過程で判定されたクラスタ状欠陥が存在する素子単位を除外した状態で、複数のプロセス工程に亘って欠陥解析を行う欠陥解析過程とを有し、該欠陥解析過程で行われた欠陥解析結果に基いて電子デバイスの品質管理を行うことを特徴とする電子デバイスの製造方法。

IPC (2件)：

H01L 21/66 ,  H01L 21/02

FI (4件)：

H01L 21/66 Z ,  H01L 21/66 A ,  H01L 21/66 J ,  H01L 21/02 Z

Fターム (8件)：

4M106CA38 ,  4M106CA39 ,  4M106CA41 ,  4M106CA70 ,  4M106CB19 ,  4M106DJ20 ,  4M106DJ26 ,  4M106DJ38

引用特許：

審査官引用 (1件)

• 欠陥解析方法、記録媒体及び工程管理方法
  公報種別：公開公報   出願番号：特願平10-248156   出願人：三菱電機株式会社