半導体装置およびその製造方法

発明者： ,
出願人/特許権者：
代理人 (1件)：船橋國則
公報種別：公開公報
出願番号（国際出願番号）：特願2006-134676
公開番号（公開出願番号）：特開2007-305889
出願日： 2006年05月15日
公開日（公表日）： 2007年11月22日
要約：

【課題】電気特性のばらつきを小さくした状態で、エクステンション領域をせり上げた構造を可能とし、電流駆動力の向上を図るとともに、プロセスの簡単化を図る。【解決手段】半導体基板10上にゲート絶縁膜16を介して形成されたゲート電極21の側部および半導体基板10上のゲート電極21側に形成された第1サイドウォール27と該第1サイドウォール27を介して該ゲート電極21の側部に形成された第2サイドウォール28とを有し、前記第2サイドウォール28直下の前記第1サイドウォール27が除去された除去領域31、32および前記ゲート電極21両側の前記第1、第2サイドウォール27、28を介した半導体基板10に形成されたリセス領域29、30とに形成されたエピタキシャル成長層(ソース・ドレイン33、34、エクステンション領域35、36)を備えたことを特徴とする。【選択図】図1

請求項（抜粋）：

半導体基板上にゲート絶縁膜を介して形成されたゲート電極の側部および半導体基板上のゲート電極側に形成された第1サイドウォールと該第1サイドウォールを介して該ゲート電極の側部に形成された第2サイドウォールとを有し、前記第2サイドウォール直下の前記第1サイドウォールが除去された領域および前記ゲート電極両側の前記第1、第2サイドウォールを介した半導体基板に形成されたリセス領域とに形成されたエピタキシャル成長層と、前記ゲート電極、および前記第1,第2サイドウォールを被覆する応力を有する応力膜とを備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 29/78 , H01L 21/823 , H01L 27/088 , H01L 27/092

FI (4件)：

H01L29/78 301S , H01L29/78 301G , H01L27/08 102B , H01L27/08 321C

Fターム (81件)：

5F048AA08 , 5F048AC01 , 5F048AC03 , 5F048BA02 , 5F048BA14 , 5F048BA16 , 5F048BB04 , 5F048BB06 , 5F048BB07 , 5F048BB08 , 5F048BB09 , 5F048BB11 , 5F048BB12 , 5F048BC01 , 5F048BC06 , 5F048BC15 , 5F048BC18 , 5F048BD04 , 5F048BE03 , 5F048BF06 , 5F048BF07 , 5F048BF11 , 5F048BF16 , 5F048BF17 , 5F048BG13 , 5F048DA25 , 5F048DA27 , 5F048DA30 , 5F140AA05 , 5F140AA21 , 5F140AB01 , 5F140AB03 , 5F140AC28 , 5F140BA01 , 5F140BA05 , 5F140BD11 , 5F140BE07 , 5F140BF04 , 5F140BF05 , 5F140BF08 , 5F140BF11 , 5F140BF18 , 5F140BG10 , 5F140BG12 , 5F140BG14 , 5F140BG28 , 5F140BG32 , 5F140BG34 , 5F140BG38 , 5F140BG45 , 5F140BG53 , 5F140BG54 , 5F140BG58 , 5F140BH14 , 5F140BH21 , 5F140BH27 , 5F140BH35 , 5F140BJ08 , 5F140BJ11 , 5F140BJ17 , 5F140BJ20 , 5F140BJ27 , 5F140BK02 , 5F140BK10 , 5F140BK13 , 5F140BK17 , 5F140BK21 , 5F140BK34 , 5F140BK38 , 5F140BK39 , 5F140CA03 , 5F140CB04 , 5F140CC01 , 5F140CC03 , 5F140CC05 , 5F140CC07 , 5F140CC08 , 5F140CC12 , 5F140CC15 , 5F140CE07 , 5F140CF04

引用特許：

出願人引用 (1件)

階段ソース/ドレイン接合部を有する電界効果トランジスタ構造
公報種別：公表公報出願番号：特願2000-583081 出願人：インテル・コーポレーション

前のページに戻る