特許

J-GLOBAL ID：200903097172842967

半導体装置の製造方法

発明者： 二宮 康人
出願人/特許権者： 日本電気株式会社
代理人 (1件)： ▲柳▼川 信
公報種別：公開公報
出願番号（国際出願番号）：特願平7-169125
公開番号（公開出願番号）：特開平9-023001
出願日： 1995年07月05日
公開日（公表日）： 1997年01月21日
要約：

【要約】【目的】 同一構造の半導体装置の製造において工程数を削減し、コストダウンを図る。【構成】 ウェハ全面にベース層3及びソース層4を形成し、ソース層4及びベース層3を貫いて垂直溝を形成する。その上にゲート酸化膜5を成長させ、さらにその上にアルミニウムを積層して熱処理によって垂直溝に埋め込み、ゲート電極6を形成する。これらゲート酸化膜5及びゲート電極6の上に層間絶縁膜7を積層した後にエッチングにてベース層3及びゲート電極6まで届くコンタクトホールを形成する。これらコンタクトホールを埋め込むように配線アルミ8を積層し、この配線アルミ8をパターニングした後にSiN膜をパッシベーション膜9として積層する。

請求項（抜粋）：

基板上全面にベース層を形成する工程と、前記ベース層上全面に前記ベース層よりも薄くソース層を形成する工程と、前記ベース層及び前記ソース層を貫通する溝を形成して前記ソース層の表面と前記溝の表面及び側壁面に夫々ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上にゲート電極材料を積層して前記溝を埋め込む工程と、前記ゲート電極材料をパターニングしてゲート電極を形成する工程と、前記ゲート絶縁膜及び前記ゲート電極上に層間絶縁膜を積層する工程と、前記層間絶縁膜及び前記ゲート絶縁膜をエッチングして前記ベース層及び前記ゲート電極へのコンタクトホールを形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/768

FI (4件)：

H01L 29/78 653 B ,  H01L 21/90 B ,  H01L 29/78 652 M ,  H01L 29/78 653 C

引用特許：

審査官引用 (4件)

• 電力用半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平5-034826   出願人：日本電気株式会社
• 特開平3-109775
  
• 特開昭59-008374
  
• 特開昭61-008941