特許
J-GLOBAL ID:200903097200559966
半導体装置およびその製造方法
発明者:
,
,
,
,
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平5-204775
公開番号(公開出願番号):特開平7-045519
出願日: 1993年07月27日
公開日(公表日): 1995年02月14日
要約:
【要約】【目的】 実質的にアモルファス状態のシリコン膜を通常のアモルファスシリコンの結晶化温度より低い温度でのアニールによって結晶化させ、薄膜トランジスタ等の半導体素子を作製する方法を提供する。【構成】 アモルファスシリコン膜の上もしく下に選択的に島状、線状、ストライプ状、ドット状、膜状のニッケル、鉄、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、スカンジウム、チタン、バナジウム、クロム、マンガン、銅、亜鉛、金、銀もしくはそれらの珪化物等を有する被膜、粒子、クラスター等を形成し、通常のアモルファスシリコンの結晶化温度より低い温度でアニールすることによって、これを出発点として結晶化を進展させ、結晶シリコン膜を得る。さらに、この結晶シリコン膜を用いて薄膜トランジスタ等の半導体素子を形成する。
請求項(抜粋):
基板上に選択的にニッケル、鉄、コバルト、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、白金、スカンジウム、チタン、バナジウム、クロム、マンガン、銅、亜鉛、金、銀の少なくとも1つを含有する物体を形成する第1の工程と、前記工程後、実質的にアモルファス状態のシリコン膜を形成する第2の工程と、第2の工程の後に基板をアニールする第3の工程と、前記シリコン膜を島状にパターニングする第4の工程とを有することを特徴とする半導体装置の製造方法。
IPC (5件):
H01L 21/20
, H01L 21/324
, H01L 27/12
, H01L 29/786
, H01L 21/336
引用特許:
審査官引用 (6件)
-
特開昭61-063017
-
特開平2-140915
-
特開昭62-298151
-
特開昭58-040820
-
特公昭44-015736
-
半導体基板
公報種別:公開公報
出願番号:特願平3-189337
出願人:株式会社リコー
全件表示
前のページに戻る