特許
J-GLOBAL ID：200903097259082365

半導体装置

発明者：
細 美 英 一

細 美 英 一 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 佐藤 一雄 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-002484
公開番号（公開出願番号）：特開平11-204719
出願日： 1998年01月08日
公開日（公表日）： 1999年07月30日
要約：
【要約】【課題】 メモリ容量の増加またはロジック機能の追加が容易にでき、設計の柔軟性の高い半導体装置を提供する。【解決手段】 実装基板13の上面に固着させた第1の半導体チップ1の上に、この半導体チップ1の機能を拡張するための回路を組込んだ第2の半導体チップ2を、内層配線を有する介装基板9を介して搭載して樹脂8b,8aで相互に固着させ、バンプ11を介して第2の半導体チップ5の内部電極パッド6と介装基板9の内部電極パッド12とを接続し、バンプ7を介して介装基板9の内部電極パッド10と第1の半導体チップ1の内部電極パッド4とを接続し、さらに、ワイヤ16を介して第1の半導体チップ1の外部電極パッド3と実装基板13の基板配線15とを接続する。
請求項（抜粋）：
第1の半導体チップと、前記第1の半導体チップよりも占有面積が小さい第2の半導体チップと、前記第1の半導体チップの特性を前記第2の半導体チップの特性に整合させるための内層配線を有し、前記第1の半導体チップと前記第2の半導体チップの間に介装される介装基板とを備え、前記第1の半導体チップは、外部の回路に接続するための複数の外部電極パッドと前記介装基板の前記内層配線に接続するための複数の第1の内部電極パッドとを備え、前記第2の半導体チップは、前記介装基板の前記内層配線に接続するための複数の第2の内部電極パッドを備え、前記介装基板は、前記第1の内部電極パッドに対応して下面に形成された第3の内部電極パッドと前記第1の内部電極パッドとが接続され、前記第2の内部電極パッドに対応して上面に形成された第4の内部電極パッドと前記第2の内部電極パッドとが接続された半導体装置。
IPC (3件)：
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM