特許
J-GLOBAL ID:200903097269309074
インサーキットエミュレータ
発明者:
,
,
出願人/特許権者:
代理人 (1件):
岡本 宜喜
公報種別:公開公報
出願番号(国際出願番号):特願平11-236632
公開番号(公開出願番号):特開2001-060162
出願日: 1999年08月24日
公開日(公表日): 2001年03月06日
要約:
【要約】【課題】 インサーキットエミュレータにおいて、トレースメモリの容量を圧縮すること。【解決手段】 条件分岐命令が実行されたときに、その条件分岐命令の実行結果に応じた符号をトレースメモリ12に書込む。又CPUのクロックを計数して一定のステップ信号毎に一定ステップ信号を示す符号と実行アドレスをトレースメモリ12に書込む。割込み・間接分岐命令の場合には、その命令を示す符号と分岐先及び分岐元アドレスをトレースメモリ12に書込む。こうすればトレースメモリ12の容量を大幅に削減することができる。
請求項(抜粋):
CPUと、前記CPUから得られる内部クロックを計数することにより一定周期の一定ステップ信号を出力するカウンタと、前記CPUから得られる条件分岐の条件判別信号、前記CPUから得られる割り込み・間接分岐タイミング信号、及び前記カウンタから得られる一定ステップ信号からトレースメモリ書込み制御信号を出力するトレースメモリ書込み制御回路と、前記CPUから得られる条件分岐の条件判別信号、前記CPUから得られる割り込み・間接分岐タイミング信号、及び前記カウンタから得られる一定ステップ信号から符号・タイミング信号を出力する符号生成回路と、前記符号生成回路から得られる符号・タイミング信号及びCPUから得られる実行アドレスからトレースデータを出力するトレースデータ生成回路と、前記トレースメモリ書込み制御回路から得られるトレースメモリ書込み制御信号に基づいて前記トレースデータ生成回路から得られるトレースデータを格納するトレースメモリと、を備えたことを特徴とするインサーキットエミュレータ。
IPC (2件):
G06F 11/28 310
, G06F 11/22 340
FI (2件):
G06F 11/28 310 E
, G06F 11/22 340 A
Fターム (15件):
5B042GC16
, 5B042HH03
, 5B042HH30
, 5B042LA11
, 5B042MA08
, 5B042MA19
, 5B042MB03
, 5B042MC03
, 5B042MC04
, 5B042MC10
, 5B042MC24
, 5B048AA12
, 5B048BB02
, 5B048DD04
, 5B048EE06
引用特許:
出願人引用 (2件)
-
特開平3-241437
-
マイクロプロセッサ
公報種別:公開公報
出願番号:特願平9-192584
出願人:日本電気株式会社
審査官引用 (2件)
-
特開平3-241437
-
マイクロプロセッサ
公報種別:公開公報
出願番号:特願平9-192584
出願人:日本電気株式会社
前のページに戻る