メモリ集積回路の昇圧電源回路及び昇圧電源の電荷量制御方法

発明者：
出願人/特許権者：
代理人 (1件)：大塚康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-050632
公開番号（公開出願番号）：特開平10-302478
出願日： 1998年03月03日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】ヒューズを利用した昇圧電源回路及び昇圧電源の電荷量制御方法を提供する。【解決手段】この昇圧電源回路は、第1及び第2電源部と、第1及び第2ヒューズと、昇圧制御部と、昇圧イネーブル部と、昇圧部とを具備する。第1及び第2電源部は電源を供給する。第1及び第2ヒューズは第1及び第2電源部に各々一端が連結される。昇圧制御部は第1及び第2ヒューズの各他端から出力される信号、及び電源が安定された状態になるまでは接地電圧レベルであり電源が安定された状態になれば論理ハイになる昇圧制御信号に応答して第1及び第2制御信号を発生する。昇圧イネーブル部は第1及び第2制御信号及び昇圧イネーブル信号に応答して第3乃至第5制御信号を発生する。昇圧部は第3乃至第5制御信号に応答して昇圧電源を発生する。これにより、供給する昇圧電源の電荷量を容易に調節することができ、マスキング工程とメタル工程の再実行が不要になり集積回路チップの製造コストが大幅に節減される他、集積回路チップの開発日程が遅延を防止することができる。

請求項（抜粋）：

電源を供給する第1及び第2電源部と、前記第1及び第2電源部に各々一端が連結された第1及び第2ヒューズと、前記第1及び第2ヒューズの各他端から出力される信号及び前記電源が安定された状態になるまでは接地電圧状態であり前記電源が安定された状態になると論理ハイになる昇圧制御信号に応答して第1及び第2制御信号を発生する昇圧制御部と、前記第1及び第2制御信号及び昇圧イネーブル信号に応答して第3乃至第5制御信号を発生する昇圧イネーブル部と、前記第3乃至第5制御信号に応答して昇圧電源を発生する昇圧部と、を具備することを特徴とするメモリ集積回路の昇圧電源回路。

IPC (5件)：

G11C 11/413 , G11C 11/407 , H01L 27/04 , H01L 21/822 , H02M 3/07

FI (4件)：

G11C 11/34 335 A , H02M 3/07 , G11C 11/34 354 F , H01L 27/04 G

引用特許：

審査官引用 (5件)

半導体記憶装置
公報種別：公開公報出願番号：特願平5-349524 出願人：株式会社東芝
特開平3-203088
特開平3-203088

全件表示

前のページに戻る