特許
J-GLOBAL ID：200903097504483117
半導体素子実装用基板、および半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
若林 忠 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-197129
公開番号（公開出願番号）：特開平11-040702
出願日： 1997年07月23日
公開日（公表日）： 1999年02月12日
要約：
【要約】【課題】 作業に要する時間も短く、耐熱性の高くない半導体素子においても諸特性の劣化を抑制することが可能となる半導体素子実装用基板及びこれを用いた半導体装置の製造方法を提供する。【解決手段】 第1のセラミック層1と配線層2と第2のセラミック層3を順次積層してなる多層基板において配線層2が露出するように第2のセラミック層3の一部が除去されて、半導体素子が挿入されるべきキャビティ4が形成されている。キャビティ4内の配線層2には、半導体素子表面の電極パッドが接続されるバンプ5が形成されている。キャビティ4の寸法は半導体素子6の外形寸法より所定寸法(t)だけ大きく、その所定寸法(t)は半導体素子6上に形成された電極パッド7の寸法(s)より小さくなっている。
請求項（抜粋）：
少なくとも高周波信号を伝送させるための配線層を含む多層基板に、半導体素子を埋め込むためのキャビティが設けられ、該キャビティ内に前記配線層と前記半導体素子とを接続するためのバンプが設けられ、前記キャビティの寸法が前記半導体素子の寸法と比べて所定の寸法大きく、該所定寸法が前記半導体素子上に設けられた電極パッドの寸法を上限とすることを特徴とする半導体素子実装用基板。
引用特許：
前のページに戻る
