特許

J-GLOBAL ID：200903097579570813

有機電子デバイス

発明者： ベレス,ジャノス ,  オジアー,サイモン・ドミニク ,  イーツ,スティーブン・ジョージ
出願人/特許権者： アベシア・リミテッド
代理人 (6件)： 社本 一夫 ,  増井 忠弐 ,  小林 泰 ,  千葉 昭男 ,  富田 博行 ,  細川 伸哉
公報種別：公表公報
出願番号（国際出願番号）：特願2004-525541
公開番号（公開出願番号）：特表2005-535120
出願日： 2003年07月30日
公開日（公表日）： 2005年11月17日
要約：

a)基材もしくはデバイス層の上にリフトオフインクで所望のパターンの陰画を形成し;b)前記陰画のトップにパターン化される第一デバイス層をコートし;c)前記パターン化される第一デバイス層のトップにパターン化される1つ以上のさらなるデバイス層をコートし;そしてd)前記リフトオフインクおよびその上のデバイス層の不要部分を除去し、それによりデバイス層の所望のパターンを残す工程を含む、有機電子デバイスを形成する方法。本方法はパターン化されるデバイス層がセルフアライメントされるデバイス構造の形成を可能にする。本方法は、直接印刷では達成することが困難であろうと思われるエッジの優れた垂直アライメントを保証する1つのパターンを用いて単一セットの印刷およびリフトオフ工程で多重層をパターン化することを可能とする。水平アライメントも達成できる。デバイスの特徴的寸法は、実用印刷解像度以下に低減できる。有機電子デバイスの例には、OFET、OLED、メモリー、検出要素、太陽電池、光センサー、電子写真用光レセプターなどが含まれる。

請求項（抜粋）：

a)デバイスの基材もしくは層の上にリフトオフインクで所望のパターンの陰画を形成し; b)前記陰画のトップにパターン化される第一デバイス層をコートし; c)前記パターン化される第一デバイス層のトップにパターン化される1つ以上のさらなるデバイス層をコートし;そして d)前記リフトオフインクおよびその上のデバイス層の不要部分を除去し、それによりデバイス層の所望のパターンを残す工程を含む、有機電子デバイスを形成する方法。

IPC (5件)：

H01L51/00 ,  H01L21/336 ,  H01L29/786 ,  H05B33/10 ,  H05B33/14

FI (5件)：

H01L29/28 ,  H05B33/10 ,  H05B33/14 A ,  H01L29/78 618B ,  H01L29/78 618A

Fターム (32件)：

3K007AB18 ,  3K007BA06 ,  3K007DB03 ,  3K007FA01 ,  5F110AA16 ,  5F110BB01 ,  5F110BB03 ,  5F110BB05 ,  5F110BB09 ,  5F110BB20 ,  5F110CC09 ,  5F110DD01 ,  5F110DD02 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE42 ,  5F110FF27 ,  5F110GG05 ,  5F110GG25 ,  5F110GG28 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK03 ,  5F110HK04 ,  5F110HK21 ,  5F110HK32 ,  5F110HK33 ,  5F110QQ06 ,  5F110QQ11 ,  5F110QQ14

引用特許：

審査官引用 (4件)

• 有機EL表示装置およびその製造方法
  公報種別：公開公報   出願番号：特願2000-367122   出願人：ティーディーケイ株式会社
• 特開昭62-171169
  
• シリコン膜パターンの形成方法
  公報種別：公開公報   出願番号：特願2000-098154   出願人：セイコーエプソン株式会社
• 金属プラグおよび/または金属配線の形成方法
  公報種別：公開公報   出願番号：特願平9-037793   出願人：ソニー株式会社