半導体回路

発明者： ,
出願人/特許権者：
代理人 (1件)：山本秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平9-131486
公開番号（公開出願番号）：特開平10-106260
出願日： 1997年05月21日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】オフリーク電流の増加なしにしきい値電圧の低いMOSトランジスタを使用し、低電圧で高速動作が可能な半導体回路を提供する。【解決手段】トランジスタ2とトランジスタ3とを電源V1に直列に接続し、電源V1に近いトランジスタ3のしきい値電圧をトランジスタ2よりも高く設定し、トランジスタ2とトランジスタ3との間に容量素子4を設ける。待機時には、トランジスタ3をカットオフすることによってリーク電流を抑える。動作時には、しきい値電圧が高い方のトランジスタ3をトランジスタ2よりも早く導通させることによって、容量素子4にかかる電圧を予め電源V1の電位にしておき、その後トランジスタ2を導通させる。それによって起こる容量素子4と出力端子OUTに接続される容量との間の電荷再配分を利用することで、出力端子OUTの電位を高速に電源V1の電位にする。

請求項（抜粋）：

入力と、出力と、電源から直列に接続された第1および第2のトランジスタとを有する半導体回路であって、該第1のトランジスタは、該第2のトランジスタよりも該電源に近い側に接続されており、該第1のトランジスタのしきい値電圧は該第2のトランジスタのしきい値電圧よりも高く設定されており、該第1のトランジスタと該第2のトランジスタとの間には容量素子が接続されている、半導体回路。

IPC (5件)：

G11C 11/407 , G11C 11/413 , H01L 21/8234 , H01L 27/088 , H03K 19/0948

FI (5件)：

G11C 11/34 354 F , G11C 11/34 335 Z , H01L 27/08 102 C , H01L 27/08 102 J , H03K 19/094 B

引用特許：

審査官引用 (2件)

ワード線選択回路
公報種別：公開公報出願番号：特願平6-062200 出願人：日本電信電話株式会社
特開平4-074381

前のページに戻る