特許
J-GLOBAL ID:200903097699806551

半導体装置および電気機器

発明者:
出願人/特許権者:
代理人 (4件): 角田 嘉宏 ,  古川 安航 ,  西谷 俊男 ,  幅 慶司
公報種別:公開公報
出願番号(国際出願番号):特願2005-213696
公開番号(公開出願番号):特開2007-035736
出願日: 2005年07月25日
公開日(公表日): 2007年02月08日
要約:
【課題】 高速スイッチング動作とエネルギー損失低減の両立が図れ、かつ電気機器のインダクタンス負荷等による逆起電力に基づく電流集中耐性に優れた半導体装置および電気機器を提供する。【解決手段】 半導体装置100は、第1導電型のワイドバンドギャップ半導体からなる半導体層3と、半導体層3の厚み方向に電荷キャリアを移動させる縦型電界効果トランジスタ102が形成されたトランジスタセル101Tと、半導体層3にショットキー電極9がショットキー接合されてなるショットキーダイオード103が形成されたダイオードセル31と、を備え、半導体層3に、平面視において、仮想の境界ラインにより互いに交差する2方向に配列された4角形の複数のサブ領域101が区画され、かつサブ領域101の4つの隅部を切り欠くようにしてサブ領域101の残部からなるトランジスタセル101Tと切り欠かれた部分からなるダイオードセル31とが区画されている。【選択図】 図1
請求項(抜粋):
第1導電型のワイドバンドギャップ半導体からなる半導体層と、 前記半導体層の厚み方向に電荷キャリアを移動させる縦型の電界効果トランジスタが形成されたトランジスタセルと、 前記半導体層にショットキー電極がショットキー接合されてなるショットキーダイオードが形成されたダイオードセルと、を備え、 前記半導体層に、平面視において、仮想の境界ラインにより互いに交差する2方向に配列された4角形の複数のサブ領域が区画され、かつ前記サブ領域の4つの隅部を切り欠くようにして前記サブ領域の残部からなる前記トランジスタセルと前記切り欠かれた部分からなる前記ダイオードセルとが区画されている半導体装置。
IPC (7件):
H01L 27/04 ,  H01L 29/78 ,  H01L 29/12 ,  H01L 21/28 ,  H01L 29/41 ,  H01L 29/47 ,  H01L 29/872
FI (7件):
H01L29/78 657D ,  H01L29/78 652M ,  H01L29/78 652S ,  H01L29/78 652T ,  H01L21/28 301B ,  H01L29/44 L ,  H01L29/48 F
Fターム (11件):
4M104AA03 ,  4M104BB02 ,  4M104BB05 ,  4M104CC01 ,  4M104CC03 ,  4M104FF01 ,  4M104FF11 ,  4M104GG03 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14
引用特許:
出願人引用 (1件)
  • 半導体素子
    公報種別:公開公報   出願番号:特願2001-320705   出願人:松下電器産業株式会社

前のページに戻る