特許
J-GLOBAL ID：200903020937412467

半導体素子

発明者：
北畠 真

北畠 真 について


出願人/特許権者：
松下電器産業株式会社

松下電器産業株式会社 について


代理人 (1件)： 特許業務法人池内・佐藤アンドパートナーズ
公報種別：公開公報
出願番号（国際出願番号）：特願2001-320705
公開番号（公開出願番号）：特開2002-203967
出願日： 2001年10月18日
公開日（公表日）： 2002年07月19日
要約：
【要約】【課題】 半導体素子の素子面積が拡大しないようにショットキーダイオードを配置して寄生ダイオードによる逆回復時間を短縮する。また、この半導体素子における絶縁耐圧を向上させる。【解決手段】 半導体の一表面上に配置されたソース電極19、反対側の表面上に配置されたドレイン電極17、および半導体内に形成された第1導電型のソース領域14およびドレイン領域11,12を含む電界効果トランジスタと、第1導電型半導体と金属電極20との接触により形成されたショットキーダイオードとを、オフ状態において、ショットキーダイオードに由来する空乏層と、電界効果トランジスタを構成する第2導電型半導体の周囲に広がる空乏層とが重なり合うように配置する。
請求項（抜粋）：
半導体の一表面上に配置されたソース電極、前記一表面と反対側の表面上に配置されたドレイン電極、ならびに前記半導体内に形成された第1導電型のドリフト領域を含む電界効果トランジスタと、第1導電型半導体と金属電極との接触により形成されたショットキーダイオードとを含み、オフ状態において、前記ショットキーダイオードに由来する空乏層と、前記電界効果トランジスタを構成する第2導電型半導体の周囲に広がる空乏層とが重なり合うように、前記電界効果トランジスタと前記ショットキーダイオードが配置されたことを特徴とする半導体素子。
IPC (6件)：
H01L 29/78 657 ,  H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653 ,  H01L 29/417 ,  H01L 29/80
FI (7件)：
H01L 29/78 657 A ,  H01L 29/78 652 H ,  H01L 29/78 652 S ,  H01L 29/78 652 T ,  H01L 29/78 653 A ,  H01L 29/50 S ,  H01L 29/80 V
Fターム (30件)：
4M104AA03 ,  4M104AA04 ,  4M104BB02 ,  4M104BB05 ,  4M104CC01 ,  4M104CC03 ,  4M104CC05 ,  4M104DD16 ,  4M104DD78 ,  4M104EE03 ,  4M104EE16 ,  4M104FF03 ,  4M104FF27 ,  4M104FF34 ,  4M104GG03 ,  4M104GG09 ,  4M104GG11 ,  4M104GG18 ,  4M104HH14 ,  4M104HH18 ,  5F102FA01 ,  5F102FB01 ,  5F102GB04 ,  5F102GC07 ,  5F102GC08 ,  5F102GD04 ,  5F102GJ02 ,  5F102GJ04 ,  5F102HC01 ,  5F102HC07
引用特許：
審査官引用 (7件)
全件表示

前のページに戻る

TOP

BOTTOM