特許
J-GLOBAL ID：200903097705484367

半導体装置の製造方法及び絶縁ゲート型パワー素子

発明者：
曽我 肇

曽我 肇 について

, 
近藤 憲司

近藤 憲司 について

, 
石川 英司

石川 英司 について

, 
坂野 芳和

坂野 芳和 について

, 
鈴木 幹昌

鈴木 幹昌 について


出願人/特許権者：
株式会社デンソー

株式会社デンソー について


代理人 (1件)： 佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願2000-051318
公開番号（公開出願番号）：特開2001-244325
出願日： 2000年02月28日
公開日（公表日）： 2001年09月07日
要約：
【要約】【課題】 トレンチの底部のコーナー部を十分に丸め、しかも、過剰なシリコン削れの発生を防止し、トレンチを微細化可能にする。【解決手段】 本発明の半導体装置の製造方法は、異方性エッチングを行うことにより半導体基板1上にトレンチ5を形成する第1の工程を備え、そして、この第1の工程の後、前記異方性エッチングにより前記トレンチ5の側壁の内面に形成された反応生成物20を除去しない状態で、等方性エッチングを行うことにより前記トレンチ5の底部のコーナー部5aを丸める第2の工程を備えたところに特徴を有する。この方法の場合、第2の工程において、トレンチ5の側壁をエッチングすることなく、トレンチ5の底部のコーナー部5aだけを丸めることができる。
請求項（抜粋）：
異方性エッチングを行うことにより半導体基板上にトレンチを形成する第1の工程と、この第1の工程の後、前記異方性エッチングにより前記トレンチの側壁の内面に形成された反応生成物を除去しない状態で、等方性エッチングを行うことにより前記トレンチの底部のコーナー部を丸める第2の工程とを備えたことを特徴とする半導体装置の製造方法。
IPC (5件)：
H01L 21/76 ,  H01L 21/3065 ,  H01L 29/78 653 ,  H01L 29/78 655 ,  H01L 21/336
FI (5件)：
H01L 29/78 653 A ,  H01L 29/78 655 A ,  H01L 21/76 L ,  H01L 21/302 J ,  H01L 29/78 658 G
Fターム (20件)：
5F004AA16 ,  5F004BA03 ,  5F004BA04 ,  5F004BB13 ,  5F004DA00 ,  5F004DA01 ,  5F004DA18 ,  5F004DA22 ,  5F004DA26 ,  5F004DB01 ,  5F004EA13 ,  5F004EA29 ,  5F004EB08 ,  5F004FA01 ,  5F032AA37 ,  5F032DA23 ,  5F032DA24 ,  5F032DA25 ,  5F032DA26 ,  5F032DA74
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM