特許
J-GLOBAL ID:200903097797037388
過電流保護回路
発明者:
出願人/特許権者:
代理人 (1件):
坂上 正明
公報種別:公開公報
出願番号(国際出願番号):特願2002-146613
公開番号(公開出願番号):特開2003-339115
出願日: 2002年05月21日
公開日(公表日): 2003年11月28日
要約:
【要約】【課題】 電源立ち上げ時に大きな出力電流が流れ出すと、過電流保護回路が効きすぎて出力が立ち上がらなくなる。【解決手段】 抵抗に流れる電流をトリミングで調整することにより、抵抗のプロセスばらつきがあっても最適化できる。
請求項(抜粋):
第1のソース端子、第1のゲート端子、第1のドレイン端子を備え、前記第1のソース端子は正の電源電圧に接続された第1の第1導電型のMOSトランジスタと、第2のソース端子、第2のゲート端子、第2のドレイン端子を備え、前記第2のソース端子は正の電源電圧に接続され、前記第2のドレイン端子は前記第1のゲート端子に接続された第2の第1導電型のMOSトランジスタと、一端が前記第2のゲート端子に接続され、他の一端が正の電源電圧VDDに接続された第1の抵抗と、第3のソース端子、第3のゲート端子、第3のドレイン端子を備え、前記第3のソース端子は前記第1のドレイン端子に接続され、前記第3のドレイン端子は前記第2のゲート端子に接続された第3の第2導電型のMOSトランジスタと、一端が前記第3のゲート端子に接続され、他の一端が前記第1のドレイン端子に接続された第2の抵抗と、第4のソース端子、第4のゲート端子、第4のドレイン端子を備え、前記第4のソース端子は正の電源電圧に接続され、前記第4のゲート端子は前記第2のドレイン端子に接続され、第4のドレイン端子は前記第3のゲート端子に接続された第4の第1導電型のMOSトランジスタと、第5のソース端子、第5のゲート端子、第5のドレイン端子を備え、前記第5のソース端子は正の電源電圧に接続され、前記第5のゲート端子は前記第4のゲート端子に接続された第5の第1導電型のMOSトランジスタと、一端が前記第5のドレイン端子に接続され、他の一端が前記第3のゲート端子に接続された第1のフューズとからなることを特徴とする過電流保護回路。
IPC (4件):
H02H 3/08
, H01L 21/822
, H01L 27/04
, H02H 3/087
FI (3件):
H02H 3/08 T
, H02H 3/087
, H01L 27/04 H
Fターム (12件):
5F038AV06
, 5F038AV15
, 5F038BH02
, 5F038BH07
, 5F038BH11
, 5F038EZ20
, 5G004AA04
, 5G004AB02
, 5G004BA03
, 5G004BA04
, 5G004DA02
, 5G004EA01
引用特許:
審査官引用 (4件)
-
特開昭63-307512
-
内部電圧発生回路
公報種別:公開公報
出願番号:特願平10-329187
出願人:三菱電機株式会社
-
特開昭63-307511
前のページに戻る