TRIEタイプの連想メモリを更新する方法およびこのような方法を実行するルータ

発明者： , ,
出願人/特許権者：
代理人 (1件)：志賀正武 (外8名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-269529
公開番号（公開出願番号）：特開2000-231792
出願日： 1999年09月22日
公開日（公表日）： 2000年08月22日
要約：

【要約】【課題】 TRIEメモリの制限を克服し、これらのメモリを用いてルータが提供する可能性を高める。【解決手段】ルータ(110)は、TRIEメモリ(112)へのアクセスを制御する解析回路(111)と、ルータを管理するための管理インタフェース113と、TRIEメモリ(112)の更新手順を実行するプロセッサ(114)と、プロセッサ(114)がアクセスするメモリ領域(115)とを備える。さらに、メモリ領域(115)内には、TRIEメモリ(112)の内容を反映するミラーテーブル(116)と、挿入された2進パターンと関連づけられた前記基準値を記憶するゴーストテーブル(117)とが備えられる。

請求項（抜粋）：

少なくとも1つのポータルレジスタを有する2K個のセルの一式のレジスタの形で構成されたTRIEタイプの連想メモリ(112)を更新する方法において、前記ポータルレジスタからは、ビットストリングがKビットの連続スライスの形で解析され、Kは1以上の整数であり、前記TRIEメモリの各々の空ではないセルは、連続解析ポインタ(Ptr)または基準値(Ref)のいずれかを組み込んでいるデータを有しており、前記TRIEメモリは、i≧0である整数のオーダーとiKビットのそれぞれのシーケンスとを、各々のレジスタに関連づけており、ビットストリングの解析は、ランクiの少なくとも1つの反復からなり、この反復はオーダー0のポータルレジスタが選択されるランクi=0から始まり、これにより、ランクiの反復は、- 解析された前記ストリングにおける、Kビットの(i+1)番目のスライスにより表された、選択されたオーダーiのレジスタのセル内にデータを読み出す段階と、- 読み出された前記データが連続解析ポインタを有していれば、該ポインタにより示されるように前記TRIEメモリのオーダーi+1のレジスタを選択し、次に、ランクi+1の反復を実行する段階と、- 読み出された前記データが、最終的な解析データを表し、かつ、連続解析ポインタを有していなければ、前記最終的な解析データに備えられる基準値を発行することにより解析を終了させる段階とを具備する方法において、前記オーダーi+1のレジスタと関連づけられた前記シーケンスは、解析されたストリングのうちの最初の(i+1)Kビットにより形成されており、前記データは、各々が基準値と関連づけられた可変長2進パターン(ν)を挿入および削除するためのコマンドに応答して前記TRIEメモリのセル内に記憶され、これにより、ビットストリングが解析されているときに、発行された前記基準値は、解析された前記ストリングの開始と整合する2進パターンのうち最も長いものと関連づけられた基準値となることを特徴とする方法。

引用特許：

審査官引用 (1件)

半導体メモリ
公報種別：公開公報出願番号：特願平5-134421 出願人：川崎製鉄株式会社

前のページに戻る