特許

J-GLOBAL ID：200903097852677294

半導体装置

発明者： 佐原 正哲 ,  鈴木 高志
出願人/特許権者： 浜松ホトニクス株式会社
代理人 (1件)： 長谷川 芳樹 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-038445
公開番号（公開出願番号）：特開平9-232556
出願日： 1996年02月26日
公開日（公表日）： 1997年09月05日
要約：

【要約】【課題】 直線性や応答性に優れた光検出特性を有し、また、高感度に光を検出することができる半導体装置を提供する。【解決手段】 p型半導体基板1中の所定領域にn型埋込層2a,2bおよび2cが形成され、その上に低抵抗のp型エピタキシャル層3が形成される。n型埋込層2aおよび2cそれぞれの上方のp型エピタキシャル層3中にn型ウェル拡散層4aおよび4cそれぞれがn型埋込層2aおよび2cそれぞれに達する深さまで形成され、バイポーラトランジスタまたはCMOSトランジスタが形成される。n型埋込層2bの周辺部上方のp型エピタキシャル層3中にn型拡散層4bがn型埋込層2bに達する深さまで形成され、このn型埋込層2bで囲まれた領域のp型エピタキシャル層3にp型拡散層9cが形成され、n型埋込層2b、p型エピタキシャル層3およびp型拡散層9cからAPDが構成される。

請求項（抜粋）：

p型半導体基板と、前記p型半導体基板中の第1の領域に形成された第1のn型埋込層と、前記p型半導体基板中の前記第1の領域とは異なる第2の領域に形成された第2のn型埋込層と、前記p型半導体基板の上に形成され、前記p型半導体基板より低抵抗のp型エピタキシャル層と、前記第1のn型埋込層の周辺部の上の前記p型エピタキシャル層中に、前記第1のn型埋込層に達する深さまで形成された低濃度のn型拡散層と、前記第2のn型埋込層の上の前記p型エピタキシャル層中に、前記第2のn型埋込層に達する深さまで形成されたn型ウェル拡散層と、前記n型拡散層で囲まれた前記p型エピタキシャル層中に形成された高濃度のp型拡散層と、を備え、前記p型半導体基板、前記第1のn型埋込層、前記p型エピタキシャル層および前記p型拡散層からアバランシェフォトダイオードが形成され、前記第1の領域以外の領域に信号処理回路が形成される、ことを特徴とする半導体装置。

IPC (2件)：

H01L 27/146 ,  H01L 31/107

FI (2件)：

H01L 27/14 A ,  H01L 31/10 B

引用特許：

審査官引用 (2件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平8-038444   出願人：浜松ホトニクス株式会社
• 特開昭62-014478