特許
J-GLOBAL ID：200903097875501126

半導体集積回路チップ試験方法

発明者：
関根 邦芳

関根 邦芳 について


出願人/特許権者：
株式会社アドバンテスト

株式会社アドバンテスト について


代理人 (1件)： 草野 卓 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-273854
公開番号（公開出願番号）：特開2001-102417
出願日： 1999年09月28日
公開日（公表日）： 2001年04月13日
要約：
【要約】【課題】 何枚ウエハを試験したらニードル研磨を行うかを見極める試験を省略可能とする。【解決手段】 計数値Cを0とし、最初のチップを選択して試験を行い(S3)、良品であればC=0としてそのチップ座標を記憶し(S6)、次のチップを選択して(S10)、試験を行う(S3)、不良品であれば、Cを+1し、C=nかを調べ、C≠nであれば、S10へ移り、C=nであれば良品チップを選択し(S12)、再試験を行い(S13)、良品であれば連続不良発生の次のチップを選択してS3へ移り(S15)、不良品であればプローブカード救済処理(ウエハとニードルの圧接力を強くする、あるいは研磨ウエハによるニードル研磨)を行い(S16)、連続不良発生の先頭チップを選択してS3に戻る(S17)。
請求項（抜粋）：
半導体ウエハ上のチップを順次選択してプローブカードを通じて各チップを試験する半導体集積回路チップ試験方法において、試験結果が良品のチップの半導体ウエハ上の座標を記憶手段に記憶する過程と、試験結果が不良品のチップが所定回連続して発生すると、これを検出する連続不良検出過程と、連続不良を検出すると、上記記憶手段中の良品チップの座標を選択して、そのチップが試験位置となるように相対的に移動させる過程と、その試験位置のチップを再試験する過程と、その再試験結果が良品であれば、上記連続不良検出時の次のチップの試験に移る過程と、上記再試験結果が不良品であれば、上記プローブカードに対し救済処理を行う過程と、上記救済処理の後、上記連続不良チップの先頭の位置のチップから試験を行う過程と、を有する半導体集積回路チップ試験方法。
IPC (3件)：
H01L 21/66 ,  G01R 1/06 ,  G01R 31/28
FI (4件)：
H01L 21/66 A ,  H01L 21/66 B ,  G01R 1/06 E ,  G01R 31/28 K
Fターム (21件)：
2G011AA17 ,  2G011AC13 ,  2G011AC14 ,  2G011AE03 ,  2G032AA00 ,  2G032AB02 ,  2G032AE08 ,  2G032AE10 ,  2G032AE12 ,  2G032AF04 ,  2G032AL03 ,  4M106AA01 ,  4M106AA02 ,  4M106BA01 ,  4M106BA14 ,  4M106DD10 ,  4M106DD18 ,  4M106DJ04 ,  4M106DJ05 ,  4M106DJ21 ,  4M106DJ38
引用特許：
審査官引用 (5件)
  • 半導体チップの試験方法
    公報種別：公開公報   出願番号：特願平5-135003   出願人：富士通株式会社
  • 特開平4-188744
  • 特開昭61-104635
全件表示

前のページに戻る

TOP

BOTTOM