特許

J-GLOBAL ID：200903097902148352

半導体装置

発明者： ▲高▼橋 美朝
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平6-290429
公開番号（公開出願番号）：特開平8-130308
出願日： 1994年10月31日
公開日（公表日）： 1996年05月21日
要約：

【要約】【目的】 MOS型トランジスタをチャネルストッパで分離する半導体装置において、その高耐圧化を図るとともにソース-ドレイン間のリークを抑制する。【構成】 ソース領域とドレイン領域の少なくとも一方がN型低濃度領域6とN型高濃度領域7とで構成され、フィールド酸化膜3の下側に形成されるP型チャネルストッパ領域8はN型低濃度領域6との間にオフセット領域9を有し、チャネルストッパ領域8を高濃度に形成しても、PN接合の逆方向特性が劣化されず、リーク電流の発生が抑制される。また、ゲート電極5の直下においてはチャネルストッパ領域8はN型低濃度領域6に接触されるため、チャネル領域10に隣接する半導体層での反転現象が生じることはなく、リークの発生が防止される。

請求項（抜粋）：

第1導電型の半導体層に素子分離絶縁膜及びゲート絶縁膜を有し、前記ゲート絶縁膜上にゲート電極を有し、かつ前記半導体層に第2導電型のソース・ドレイン領域を有し、前記素子絶縁膜の下側に第1導電型のチャネルストッパ領域を有する半導体装置において、前記ソース領域とドレイン領域の少なくとも一方は第2導電型の低濃度領域と高濃度領域とで構成され、前記チャネルストッパ領域は前記ソース領域及びドレイン領域との間に両者を離間させるオフセット領域を有し、かつ前記ゲート電極の直下においてはチャネルストッパ領域は素子領域に向けて突出形成されて前記低濃度領域に接触されることを特徴とする半導体装置。

FI (2件)：

H01L 29/78 301 S ,  H01L 29/78 301 H

引用特許：

審査官引用 (2件)

• 特開昭62-229880
  
• トランジスタの製造方法
  公報種別：公開公報   出願番号：特願平5-166420   出願人：ソニー株式会社