特許

J-GLOBAL ID：200903098159357711

半導体集積回路

発明者： 伊藤 雅博
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊丹 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平8-254966
公開番号（公開出願番号）：特開平10-107610
出願日： 1996年09月26日
公開日（公表日）： 1998年04月24日
要約：

【要約】【課題】 入力バッファ回路部での消費電力低減を図った半導体集積回路を提供する。【解決手段】 CMOSインバータ3a,3bからなる入力バッファ回路3の入力端子は、外部信号入力パッド1に接続され、その入力端子には入力保護回路2と共に、電源VDDとの間にプルアップ抵抗用PMOSトランジスタQP0が設けられている。入力バッファ回路3は、制御信号PDによりパワーダウンモードが設定できる内部回路4に接続されている。プルアップ抵抗用PMOSトランジスタQP0のゲートには制御信号PDが入り、パワーダウンモード時(PD=“H”)にPMOSトランジスタQP0がオフ駆動され、入力パッド1が“L”レベルに固定されても、プルアップ抵抗用PMOSトランジスタQP0には定常電流が流れない。

請求項（抜粋）：

入力端子が外部信号入力パッドにつながる入力バッファ回路と、この入力バッファ回路の前記入力端子と基準電位端子との間に設けられて前記入力端子を基準電位に固定するためのレベル設定用抵抗とを有する半導体集積回路において、前記レベル設定用抵抗を、前記外部信号入力パッドに入力される電位状態に応じてオフ制御されるトランジスタにより構成したことを特徴とする半導体集積回路。

IPC (3件)：

H03K 19/0175 ,  H01L 21/8238 ,  H01L 27/092

FI (2件)：

H03K 19/00 101 K ,  H01L 27/08 321 L

引用特許：

審査官引用 (1件)

• 信号入力回路
  公報種別：公開公報   出願番号：特願平4-156732   出願人：株式会社東芝