特許

J-GLOBAL ID：200903098178331740

半導体装置及びその製造方法

発明者： 小此木 堅祐
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 鈴木 章夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-007136
公開番号（公開出願番号）：特開平10-209167
出願日： 1997年01月20日
公開日（公表日）： 1998年08月07日
要約：

【要約】【課題】 SOI構造の単結晶シリコンの表面に非単結晶シリコン膜を形成してこれをゲッタリングサイトとする構成では、半導体装置の微細化に伴ってゲッタリングサイトが小さくなり、ゲッタリング効果が低下される。【解決手段】 SOI構造の単結晶シリコン1に溝6を設け、この溝6内に多結晶シリコン等の非単結晶シリコン膜7P,7Nを埋設する。例えば、MOSトランジスタのソース・ドレイン領域11N,11P内に多結晶シリコン膜7P,7Nを設ける。半導体装置の微細化にかかわらず、非単結晶シリコン膜7P,7Nと単結晶シリコン1との界面の面積が大きくでき、ゲッタリングサイトを拡大し、ゲッタリング効果を高めて重金属汚染に強いSOI構造の半導体装置を得ることができる。

請求項（抜粋）：

絶縁基板上の単結晶シリコンに素子が形成されたSOI構造の半導体装置において、前記単結晶シリコン内に非単結晶シリコン膜が選択的に形成されていることを特徴とする半導体装置

IPC (4件)：

H01L 21/322 ,  H01L 21/762 ,  H01L 27/12 ,  H01L 29/786

FI (4件)：

H01L 21/322 P ,  H01L 27/12 F ,  H01L 21/76 D ,  H01L 29/78 621

引用特許：

審査官引用 (3件)

• 特開昭63-038235
  
• SOI基板
  公報種別：公開公報   出願番号：特願平5-184561   出願人：日本電気株式会社
• 特開平1-181473