特許

J-GLOBAL ID：200903098206329810

多重ビットセルのデータセンシング装置及び方法

発明者： ウン・リム・チョイ ,  ギョン・マン・ラ ,  ギョン・ミョン・ホ
出願人/特許権者： エルジイ・セミコン・カンパニイ・リミテッド
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平9-318026
公開番号（公開出願番号）：特開平10-188579
出願日： 1997年11月19日
公開日（公表日）： 1998年07月21日
要約：

【要約】【課題】 装置サイズ及び消費電力を減少させることができる多重ビットデータのセンシング装置及びセンシング方法を提供する。【解決手段】 線形的に増加する電圧を読みだそうとするメモリセルのコントロールゲートに供給して、メモリセルのドレイン電圧が基準電圧より低くなったときにセンシング信号を出力し、センシング信号が出力され時のコントロールゲートへ加えられた電圧を検出し、その電圧をデジタル値に変換して出力する。

請求項（抜粋）：

ゲート、ソース及びドレインを備えて、2個以上の多重レベルにプログラムされるメモリセルと、前記メモリセルのゲートに線形的に増加する電圧を与える電圧発生部と、前記電圧発生部からの電圧をゲートに受けてメモリセルのドレイン電圧が基準電圧より低くなった時、センシング信号を出力するセンスアンプと、前記センスアンプのセンシング信号に同期して、前記メモリセルへ与えられたゲート電圧を検出する電圧検出部と、前記電圧検出部から検出されたゲート電圧を、それに対応するデジタル値に変換して出力する、アナログ/デジタル変換部とを有することを特徴とする多重ビットメモリセルのデータセンシング装置。

IPC (3件)：

G11C 16/02 ,  G11C 11/56 ,  G11C 16/06

FI (3件)：

G11C 17/00 641 ,  G11C 11/56 ,  G11C 17/00 634 C

引用特許：

審査官引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願平6-151633   出願人：ヤマハ株式会社