特許
J-GLOBAL ID：200903098221681776
半導体素子収納用パッケージ
発明者：
出願人/特許権者：
公報種別：公開公報
出願番号（国際出願番号）：特願平8-252971
公開番号（公開出願番号）：特開平10-098124
出願日： 1996年09月25日
公開日（公表日）： 1998年04月14日
要約：
【要約】【課題】 従来の半導体素子収納用パッケージでは端子用パッドと端子ピンの中心がずれて接合された場合、端子ピンの中心を画像認識装置により正確に認識して外部電気回路基板に正確に接続することができなかった。【解決手段】 絶縁基体1の下面に所定の間隔で配設された多数個の端子用パッド7の各々にロウ材を介して立設された多数本の端子ピン8のうち複数本の端子ピン8aに、端子ピン8aが立設されている端子用パッド7を覆い且つ端子ピン8aに隣接する端子用パッド7に重ならない大きさで、絶縁基体1とは異なる色調を有する鍔9を取着させたことにより、鍔を画像認識装置により容易に認識して端子ピンの中心を正確に算出することができ、外部電気回路基板に正確に接続することができる。
請求項（抜粋）：
上面に半導体素子搭載部を有し、下面に所定の間隔で多数個の端子用パッドが配設された絶縁基体と、前記多数個の端子用パッドの各々にロウ材を介して立設された多数本の端子ピンとを具備する半導体素子収納用パッケージにおいて、前記多数本の端子ピンのうち複数本に、端子用パッドを覆い且つ隣接する端子用パッドに重ならない大きさで、前記絶縁基体とは異なる色調を有する鍔を取着させたことを特徴とする半導体素子収納用パッケージ。
引用特許：
前のページに戻る
