特許
J-GLOBAL ID：200903098280894660

半導体素子のコンタクトプラグ形成方法

発明者：
丁寅權

丁寅權 について


出願人/特許権者：
三星電子株式会社

三星電子株式会社 について


代理人 (1件)： 大塚 康徳 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-311956
公開番号（公開出願番号）：特開平10-189603
出願日： 1997年11月13日
公開日（公表日）： 1998年07月21日
要約：
【要約】【課題】 絶縁層とコンタクトプラグを形成するための物質層が同一の研磨装置で連続して(in-situ)練磨されることで工程が単純化された半導体素子のコンタクトプラグ形成方法を提供する。【解決手段】 半導体基板上に導電性物質を蒸着した後、パターニングして配線層を形成する。前記配線層が形成された半導体基板上に絶縁物質を蒸着して絶縁層を形成する。前記配線層の表面が露出されるように前記絶縁層をエッチングして、コンタクトホールを形成する。前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中いずれか1つを蒸着して物質層を形成する。前記絶縁層の表面が露出されるように前記物質層を研磨する。連続して(In-Situ)前記絶縁層を研磨して平坦化された絶縁層を形成する。また、配線層を形成する時に配線層の間にダミーパターンを形成することによって、配線層上に平坦化された絶縁層が形成される。
請求項（抜粋）：
半導体基板上に導電性物質を蒸着した後パターニングして、配線層を形成する第1工程と、前記配線層が形成された半導体基板上に絶縁物質を蒸着して、絶縁層を形成する第2工程と、前記配線層の表面が露出されるように前記絶縁層をエッチングして、コンタクトホールを形成する第3工程と、前記半導体基板の全面に、低抵抗金属、これを含んだ化合物及び多結晶シリコンの中のいずれか1つを蒸着して、物質層を形成する第4工程と、前記絶縁層の表面が露出されるように前記物質層を研磨する第5工程と、連続して(In-Situ)前記絶縁層を研磨して平坦化された絶縁層を形成する第6工程とを具備することを特徴とする半導体素子のコンタクトプラグ形成方法。
IPC (2件)：
H01L 21/3205 ,  H01L 21/768
FI (2件)：
H01L 21/88 K ,  H01L 21/90 B
引用特許：
出願人引用 (9件)
全件表示
審査官引用 (18件)
全件表示

前のページに戻る

TOP

BOTTOM