特許
J-GLOBAL ID：200903098369562903
クロック再生回路
発明者：
,
,
,
出願人/特許権者：
,
代理人 (1件)：
長尾 常明
公報種別：公開公報
出願番号（国際出願番号）：特願2001-201816
公開番号（公開出願番号）：特開2003-018139
出願日： 2001年07月03日
公開日（公表日）： 2003年01月17日
要約：
【要約】【課題】 小さい回路規模でその機能を実現した3値位相比較器を有するクロック再生回路を提供する。【解決手段】 信号DinとVCO6で発生した信号CLKとを入力して両者間の位相関係を示す信号PCBを出力する2値位相比較器2と、Dinのエッジの有無を検出して信号EDを出力するエッジ検出器3と、PCBとEDを入力してEDがエッジ有りを示すときPCBを出力しエッジ無しを示すとき中間信号VMを出力する2値/3値変換器4と、その2値/3値変換器4の出力から高周波成分を除去しVCO6に制御電圧として出力するループフィルタ5とを有する。
請求項（抜粋）：
入力データDinを入力しクロック信号CLKを抽出して出力するクロック再生回路であって、制御電圧により発振周波数が制御され前記クロック信号CLKを出力する電圧制御発振器と、前記クロック信号CLKのエッジのタイミングで前記入力データDinを識別再生する識別器と、前記入力データDinの位相に対する前記クロック信号CLKの位相の進み/遅れの区別を判定して2値出力PCBを出力する2値位相比較器と、前記入力データDinのエッジの有無を検出して出力EDを出力するエッジ検出器と、前記2値位相比較器の2値出力PCBと前記エッジ検出器の出力EDを入力し、前記エッジ検出器がエッジ有りと検出した場合に前記2値出力PCBを出力し、前記エッジ検出器がエッジ無しと検出した場合に前記2値出力PCBと異なる第3の値を出力する2値/3値変換器と、前記2値/3値変換器の出力を入力しそのうちの高周波成分を阻止して前記電圧制御発振器に前記制御電圧として出力するループフィルタと、から構成されることを特徴とするクロック再生回路。
IPC (2件)：
FI (2件)：
H04L 7/02 B
, H03L 7/08 M
5J106AA04
, 5J106CC01
, 5J106CC26
, 5J106CC41
, 5J106DD01
, 5J106DD48
, 5J106EE01
, 5J106JJ02
, 5J106KK18
, 5J106KK38
, 5J106KK39
, 5J106LL02
, 5K047AA12
, 5K047AA16
, 5K047GG24
, 5K047MM28
, 5K047MM33
, 5K047MM36
, 5K047MM43
, 5K047MM50
, 5K047MM53
審査官引用 (3件)
-
適時位相比較回路
公報種別：公開公報
出願番号：特願平7-211479
出願人：シャープ株式会社
-
位相同期回路
公報種別：公開公報
出願番号：特願平9-081521
出願人：日本電気株式会社
-
タイミング抽出回路
公報種別：公開公報
出願番号：特願平9-353595
出願人：富士通株式会社
前のページに戻る
