特許

J-GLOBAL ID：200903098379190125

電界効果トランジスタチップおよびその実装方法

発明者： 田中 直也 ,  横山 栄二 ,  青山 直樹
出願人/特許権者： ローム株式会社
代理人 (1件)： 吉田 稔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-069938
公開番号（公開出願番号）：特開2000-269260
出願日： 1999年03月16日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】 製造コストや実装コストを低減できる電界効果トランジスタチップを提供する。【解決手段】 2個の電界効果トランジスタを1個の電界効果トランジスタチップ1に造り込み、各電界効果トランジスタのソースとドレインとを電界効果トランジスタチップ1の一方の主面1aに臨ませ、一方の主面1aに、ソースに導通するソースパッド3,5とゲートに導通するゲートパッド2,4とを、各電界効果トランジスタ毎に個々に形成し、各電界効果トランジスタのドレインを電界効果トランジスタチップ1の他方の主面に臨ませ、他方の主面に、各電界効果トランジスタのドレインを互いに接続する導体膜6を形成した。

請求項（抜粋）：

2個の電界効果トランジスタを1個のチップに造り込み、前記各電界効果トランジスタの一方の入出力端と制御端とを前記チップの一方の主面に臨ませ、前記一方の主面に、前記一方の入出力端に導通するパッドと前記制御端に導通するパッドとを、前記各電界効果トランジスタ毎に個々に形成し、前記各電界効果トランジスタの他方の入出力端を前記チップの他方の主面に臨ませ、前記他方の主面に、前記各電界効果トランジスタの他方の入出力端を互いに接続する導体膜を形成したことを特徴とする、電界効果トランジスタチップ。

IPC (3件)：

H01L 21/60 301 ,  H01L 21/338 ,  H01L 29/812

FI (2件)：

H01L 21/60 301 A ,  H01L 29/80 G

Fターム (14件)：

5F044AA05 ,  5F044KK01 ,  5F044KK09 ,  5F044LL04 ,  5F044QQ02 ,  5F044QQ07 ,  5F102FA10 ,  5F102GA01 ,  5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GR06 ,  5F102GV03 ,  5F102HC11

引用特許：

審査官引用 (1件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平6-160834   出願人：株式会社日立製作所