特許

J-GLOBAL ID：200903098382462322

回路の三次元的な統合において用いられるバリヤ

発明者： ポズダー、スコット ケイ. ,  マイケルソン、リン エム. ,  マシュー、ベルゲス
出願人/特許権者： フリースケール セミコンダクター インコーポレイテッド
代理人 (2件)： 本田 淳 ,  池上 美穂
公報種別：公表公報
出願番号（国際出願番号）：特願2009-503112
公開番号（公開出願番号）：特表2009-532874
出願日： 2007年02月22日
公開日（公表日）： 2009年09月10日
要約：

半導体デバイス(30)を形成する方法は、接続パッド(24)を有する第1の集積回路(10)を提供することと、1つ以上の接合層(42)を用いて第1の集積回路(10)に第2の集積回路を取り付けることと、を含む。第2の集積回路は回路間トレース(38)を有し、回路間トレース(38)は回路間トレース開口部(40)を有する。この方法は、さらに、第2の集積回路を通じた開口部(58)を形成することと、開口部(58)は回路間トレース開口部を通じて延びることと、開口部(58)において回路間トレースの露出した部分上に選択的なバリア(52)を形成することと、1つ以上の接合層(42)を通じて接続パッド(24)まで同開口部(58)を延ばすことと、導電性充填材料(64)を用いて開口部(58)を充填することと、を含む。選択的なバリヤ層(52)はコバルト、ニッケルのうちの1つ以上を含み、導電性充填材料(64)は回路間トレース(38)と接続パッド(24)とを電気的に接続している。

請求項（抜粋）：

半導体デバイスを形成する方法であって、 接続フィーチャを有する第1の集積回路を提供することと、 第1の集積回路に第2の集積回路を取り付けることと、第2の集積回路は回路間トレースを有することと、回路間トレースは回路間トレース開口部を有することと、 第2の集積回路を通じた開口部を形成することと、開口部は回路間トレース開口部を通じて接続パッドまで延びていることと、 開口部において回路間トレースの露出した部分上に選択的なバリヤを形成することと、 導電性充填材料を用いて開口部を充填することと、導電性充填材料は回路間トレースと接続フィーチャとを電気的に接続することと、 を含む方法。

IPC (3件)：

H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (1件)：

H01L25/08 Z

引用特許：

審査官引用 (2件)

• 単一マスクビア式方法および装置
  公報種別：公表公報   出願番号：特願2006-536644   出願人：ジプトロニクス・インコーポレイテッド
• 3DIC方法および装置
  公報種別：公表公報   出願番号：特願2008-526104   出願人：ジプトロニクス・インコーポレイテッド