特許
J-GLOBAL ID:200903098451869510

電子デバイス製造方法及びこの方法によるバイポーラトランジスタ

発明者:
出願人/特許権者:
代理人 (1件): 浅村 皓 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-202602
公開番号(公開出願番号):特開平8-064610
出願日: 1995年08月08日
公開日(公表日): 1996年03月08日
要約:
【要約】【課題】 改善高周波及び高パワ応用に適した減少ベース・コレクタキャパシタンスを有する高性能バイポーラトランジスタを製造する。【解決手段】 高ドープサブコレクタ層42の上に選択エッチング可能材料層44を形成し、選択エッチング可能材料層44の部分を除去し、次いで、その構造の上にコレクタ層46、ベース層48、及びエミッタ層50を成長させる。次いで、高ドープサブコレクタ層42と高ドープベース層48との間にアンダカット領域を形成するように、選択エッチング可能材料層44を除去する。
請求項(抜粋):
a. 第1層と、前記第1層に隣接する第2層とを含む材料構造を提供するステップ、b. 前記第1層を露出させかつ前記第2層内に開口を形成するために前記第2層の部分を除去するステップ、c. 前記開口を充填する第3層を形成するステップ、d. 前記第3層の上に第4層を形成するステップ、e. 前記第2層の縁を露出させるために前記第2層の部分、前記第3層の部分、及び前記第4層の部分を除去するステップ、f. 前記第2層の残存部分を除去するステップであって、前記第2層の除去によって前記第4層と前記第1層との間のキャパシタンスが減少させられる、前記残存部分を前記除去するステップを含む電子デバイス製造方法。
IPC (2件):
H01L 21/331 ,  H01L 29/73
引用特許:
審査官引用 (5件)
全件表示

前のページに戻る