特許

J-GLOBAL ID：200903098517283512

システム・イン・パッケージ型半導体装置

発明者： 辰巳 隆
出願人/特許権者： 株式会社ルネサステクノロジ
代理人 (1件)： 酒井 宏明
公報種別：公開公報
出願番号（国際出願番号）：特願2002-322321
公開番号（公開出願番号）：特開2004-158098
出願日： 2002年11月06日
公開日（公表日）： 2004年06月03日
要約：

【課題】外部から直接メモリチップの単独テストが行えるようにする。【解決手段】ロジックチップ11に設けたテスト回路16は、外部接続端子から入力されるテスト信号18に含まれるモード信号が通常動作モードを示すときは、ロジック回路15がメモリ回路14へのアクセス経路(配線17)を使用可能とする一方、モード信号がテストモードを示すときは、アクセス経路17を使用してメモリ回路14をアクセスし、外部接続端子から入力されるテスト信号18の内容に従ってテストや寿命加速試験、マルチビットテストを実施する。また自己診断を実施する。【選択図】 図2

請求項（抜粋）：

メモリ回路を搭載するメモリチップと、前記メモリ回路と電気的に接続されるロジック回路を搭載するロジックチップとを、前記ロジック回路とパッケージの外部接続端子とを接続して封止する形式のシステム・イン・パッケージ型半導体装置において、 前記ロジックチップと前記メモリチップとのいずれか一方に、 前記外部接続端子に設けたモード端子から入力されるモード信号が通常動作モードを示すときは、前記ロジック回路が前記メモリ回路へのアクセス経路を使用可能とする一方、前記モード信号がテストモードを示すとき、または特別のときに前記アクセス経路を前記ロジック回路から取り上げて前記メモリ回路をアクセスし、各種のテストを実施するテスト回路を設けた、 ことを特徴とするシステム・イン・パッケージ型半導体装置。

IPC (7件)：

G11C29/00 ,  G01R31/28 ,  G01R31/30 ,  H01L21/822 ,  H01L25/04 ,  H01L25/18 ,  H01L27/04

FI (10件)：

G11C29/00 675L ,  G11C29/00 671B ,  G11C29/00 671F ,  G11C29/00 671P ,  G01R31/30 ,  H01L27/04 T ,  H01L27/04 E ,  G01R31/28 B ,  G01R31/28 U ,  H01L25/04 Z

Fターム (33件)：

2G132AA01 ,  2G132AA08 ,  2G132AB01 ,  2G132AB03 ,  2G132AB06 ,  2G132AB12 ,  2G132AK07 ,  2G132AK11 ,  2G132AK15 ,  2G132AK29 ,  2G132AL00 ,  2G132AL25 ,  5F038BE07 ,  5F038BG03 ,  5F038DF05 ,  5F038DF17 ,  5F038DT02 ,  5F038DT04 ,  5F038DT05 ,  5F038DT07 ,  5F038DT08 ,  5F038DT15 ,  5F038EZ07 ,  5F038EZ20 ,  5L106AA01 ,  5L106AA15 ,  5L106DD02 ,  5L106DD06 ,  5L106DD11 ,  5L106DD22 ,  5L106DD23 ,  5L106DD24 ,  5L106DD36

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願2000-063285   出願人：株式会社日立製作所, 株式会社日立超エル・エス・アイ・システムズ