特許
J-GLOBAL ID：200903098530342528

強誘電体記憶装置

発明者：
杉山 寿伸

杉山 寿伸 について


出願人/特許権者：
ソニー株式会社

ソニー株式会社 について


代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平7-307990
公開番号（公開出願番号）：特開平9-045089
出願日： 1995年11月27日
公開日（公表日）： 1997年02月14日
要約：
【要約】【課題】読み出し時のビット線電位の差を大きくでき、読み出しマージンを広げることができる強誘電体記憶装置を実現する。【解決手段】読み出し時にプレート線PLに印加する電圧として、電源電圧Vccを昇圧した電圧Vp1を印加する。これにより、これまでの電源電圧Vccを印加する方法に比べ、読み出し時のビット線電位の差を大きくし、読み出しマージンを広げることができる。
請求項（抜粋）：
ビット線に接続されたスイッチングトランジスタと、当該スイッチングトランジスタに第1の電極が接続された強誘電体キャパシタの組み合わせによりメモリセルが構成され、強誘電体キャパシタの分極の方向により2値のデータを記録し、データ読み出し動作において、強誘電体キャパシタの第2の電極の電位を上げたときに分極方向の違いによって生ずるビット線電位の差により2値のデータに対応する分極状態を検知する強誘電体記憶装置であって、読み出し動作時に、上記強誘電体キャパシタの第2の電極に印加する電圧として、電源電圧を昇圧した電圧を与える手段を有する強誘電体記憶装置。
IPC (5件)：
G11C 14/00 ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/108 ,  H01L 21/8242
FI (4件)：
G11C 11/34 352 A ,  G11C 11/22 ,  H01L 27/10 451 ,  H01L 27/10 651
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM