特許
J-GLOBAL ID：200903098534368254
半導体チップ及びその製造方法、並びに半導体装置の製造方法
発明者：
,
出願人/特許権者：
代理人 (3件)：
小池 晃
, 田村 榮一
, 伊賀 誠司
公報種別：公開公報
出願番号（国際出願番号）：特願2003-283226
公開番号（公開出願番号）：特開2005-051128
出願日： 2003年07月30日
公開日（公表日）： 2005年02月24日
要約：
【課題】 短絡防止及び接続信頼性の向上。【解決手段】 半導体チップ2の突起端子14の最上層だけがはんだ層14bであることから、従来のように突起端子をはんだだけで形成したときに生じた突起端子同士の接触を防止でき、且つ突起端子14とランド21とがはんだ接合により接続されていることから、半導体チップ2と回路基板3との接続信頼性を向上できる。【選択図】 図1
請求項（抜粋）：
半導体素子を有する素子本体と、
上記素子本体の主面に形成され、上記半導体素子に電気的に接続された電極パッドと、
上記電極パッド上に導電性金属が二層以上積層形成された突起端子とを備え、
上記突起端子は、最上層がはんだにより形成され、最上層の主面が頂点を有する略球面にされていることを特徴とする半導体チップ。
IPC (1件)：
FI (3件)：
H01L21/92 602D
, H01L21/60 311Q
, H01L21/92 604B
5F044KK01
, 5F044LL04
, 5F044RR16
出願人引用 (2件)
-
特開平2-271533号公報
-
特開平3-108734号公報
審査官引用 (3件)
前のページに戻る
