特許
J-GLOBAL ID：200903098656935052

液晶表示素子およびその製造方法

発明者：
宮崎 大輔

宮崎 大輔 について


出願人/特許権者：
株式会社東芝

株式会社東芝 について


代理人 (1件)： 大胡 典夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-290767
公開番号（公開出願番号）：特開2000-122072
出願日： 1998年10月13日
公開日（公表日）： 2000年04月28日
要約：
【要約】【課題】 カラーフィルターの形成および均一な高さの柱状スペーサの形成が容易で、高開口率で、表示性能の高い液晶表示素子および製造方法を得る。【解決手段】 スイッチング素子16および画素電極17を有するアクティブマトリクス基板11と対向基板12の間に液晶層13を挟み、前記アクティブマトリクス基板側にカラーフィルター層18を形成する液晶表示素子において、カラーフィルター層18を遮光層21と遮光層の画素開口部20に設けられた着色層22R、22G、22Bで形成する。遮光層にスルーホール23を形成し、画素電極17とスイッチング素子16との接続をこのスルーホールを介して行う。さらに基板間の間隙をきめる柱状スペーサ24を遮光層上に設ける。インクジェット法で着色層および柱状スペーサを同時に形成する。
請求項（抜粋）：
一主面上にマトリクス状にスイッチング素子、画素電極およびカラーフィルター層を形成したアクティブマトリクス基板と、前記アクティブマトリクス基板の一主面との間で液晶層を挟持する対向基板と、前記アクティブマトリクス基板と前記対向基板との間隙を保持する柱状スペーサとからなる液晶表示素子において、前記カラーフィルター層は、画素開口部を形成し少なくとも前記スイッチング素子上に被着された遮光層と前記画素開口部に形成された着色層とからなり、前記遮光層は前記スイッチング素子上の領域にスルーホールが形成され、前記画素電極は前記着色層上に形成されて前記スルーホールを介して前記スイッチング素子に接続され、かつ前記柱状スペーサが遮光層直上に形成されていることを特徴とする液晶表示素子。
IPC (6件)：
G02F 1/1339 500 ,  G02B 5/00 ,  G02F 1/1335 505 ,  G02F 1/136 500 ,  G09F 9/30 324 ,  H01L 21/768
FI (6件)：
G02F 1/1339 500 ,  G02B 5/00 B ,  G02F 1/1335 505 ,  G02F 1/136 500 ,  G09F 9/30 324 ,  H01L 21/90 B
Fターム (53件)：
2H042AA09 ,  2H042AA15 ,  2H042AA26 ,  2H089LA09 ,  2H089LA16 ,  2H089NA07 ,  2H089QA12 ,  2H089QA16 ,  2H089TA12 ,  2H089TA13 ,  2H091FA02Y ,  2H091FD02 ,  2H091FD06 ,  2H091GA08 ,  2H091GA11 ,  2H091LA12 ,  2H091LA16 ,  2H092JA24 ,  2H092JB33 ,  2H092JB52 ,  2H092MA10 ,  2H092NA07 ,  2H092NA29 ,  2H092PA03 ,  2H092PA08 ,  5C094AA03 ,  5C094AA08 ,  5C094AA10 ,  5C094AA43 ,  5C094BA03 ,  5C094BA43 ,  5C094CA19 ,  5C094CA24 ,  5C094DA13 ,  5C094DB04 ,  5C094EA04 ,  5C094EA07 ,  5C094EC03 ,  5C094ED03 ,  5C094FA01 ,  5C094FA02 ,  5C094FB01 ,  5C094FB15 ,  5C094GB10 ,  5F033GG04 ,  5F033HH38 ,  5F033JJ01 ,  5F033JJ38 ,  5F033QQ37 ,  5F033RR21 ,  5F033RR27 ,  5F033SS22 ,  5F033XX32
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM