特許
J-GLOBAL ID:200903098679167079
半導体装置とその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
芝野 正雅
公報種別:公開公報
出願番号(国際出願番号):特願2000-260132
公開番号(公開出願番号):特開2001-196582
出願日: 2000年08月30日
公開日(公表日): 2001年07月19日
要約:
【要約】【課題】 高耐圧MOSトランジスタの微細化を図る。【解決手段】 P型ウエル3上にゲート酸化膜9を介して形成されたゲート電極27Fと、前記ゲート電極27Fから離間されて形成される高濃度のN型ソース・ドレイン層15と、前記ソース・ドレイン層15を取り囲むように形成され、前記ゲート電極27F下方に形成されたP型ボディ層18で分断された低濃度のN型のソース・ドレイン層10とを具備したことを特徴とする。
請求項(抜粋):
一導電型の半導体層に形成される高濃度の逆導電型ソース・ドレイン層と、前記ソース・ドレイン層間に位置するチャネル層上に形成されるゲート電極と、前記ソース層近傍に形成される一導電型のボディ層と、前記チャネル層及びドレイン層間に形成される低濃度の逆導電型ドレイン層とを有する半導体装置において、前記ボディ層が、前記ゲート電極下方にのみ形成されていることを特徴とする半導体装置。
IPC (5件):
H01L 29/78
, H01L 21/8234
, H01L 27/088
, H01L 21/8238
, H01L 27/092
FI (4件):
H01L 29/78 301 D
, H01L 27/08 102 B
, H01L 27/08 321 C
, H01L 29/78 301 S
Fターム (39件):
5F040DA12
, 5F040DB01
, 5F040DB03
, 5F040DC01
, 5F040EB01
, 5F040EC01
, 5F040EC07
, 5F040EC13
, 5F040EE05
, 5F040EF02
, 5F040EF13
, 5F040EF18
, 5F040EK01
, 5F040FA05
, 5F040FA16
, 5F040FB02
, 5F040FB04
, 5F048AA01
, 5F048AA05
, 5F048AA09
, 5F048AC01
, 5F048AC03
, 5F048AC06
, 5F048BA01
, 5F048BB06
, 5F048BB08
, 5F048BB12
, 5F048BB16
, 5F048BC03
, 5F048BC06
, 5F048BC07
, 5F048BC18
, 5F048BD04
, 5F048BD10
, 5F048BE03
, 5F048BF02
, 5F048BG12
, 5F048DA18
, 5F048DA25
引用特許:
審査官引用 (5件)
-
電界効果トランジスタおよびその製造方法
公報種別:公開公報
出願番号:特願平4-123685
出願人:ゴールドスターエレクトロンカンパニーリミテッド
-
特開平3-195063
-
特開平3-195063
全件表示
前のページに戻る