画像メモリ装置

発明者：
出願人/特許権者：
代理人 (1件)：柏木明 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-149969
公開番号（公開出願番号）：特開平7-023192
出願日： 1993年06月22日
公開日（公表日）： 1995年01月24日
要約：

【要約】【目的】回路構成が簡単で、高速動作が可能なラインバッファによるデータの安定でかつ高速なリードを行える画像メモリ装置を提供する。【構成】少なくとも4個以上の偶数個のラインバッファ14を有しコントロール信号内の同期信号により1ライン交互にリード・ライト動作が行われ入力データを入力段でシリアル-パラレル変換する入力段ラインバッファ部10と、少なくとも4個以上の偶数個のラインバッファ15を有しコントロール信号内の同期信号により1ライン交互にリード・ライト動作が行われ入力データを出力段でパラレル-シリアル変換する出力段ラインバッファ部11と、コントロール信号を発生するコントロール部13と、データの書込み・読出しの行われるメモリ部12とよりなるバッファメモリ9を設けた。

請求項（抜粋）：

メモリ手段と出力手段との間に設けられ、データとこのデータの転送を制御するコントロール信号のみのインターフェースとを有する画像メモリ装置において、少なくとも4個以上の偶数個のラインバッファを有し前記コントロール信号内の同期信号により1ライン交互にリード・ライト動作が行われ入力データを入力段でシリアル-パラレル変換する入力段ラインバッファ部と、少なくとも4個以上の偶数個のラインバッファを有し前記コントロール信号内の同期信号により1ライン交互にリード・ライト動作が行われ入力データを出力段でパラレル-シリアル変換する出力段ラインバッファ部と、コントロール信号を発生するコントロール部と、データの書込み・読出しの行われるメモリ部とよりなるバッファメモリを設けたことを特徴とする画像メモリ装置。

IPC (2件)：

H04N 1/21 , G06T 1/60

引用特許：

審査官引用 (4件)

特開昭63-167982
特開2050-073863
特開平2-062679

全件表示

前のページに戻る