特許

J-GLOBAL ID：200903098836825182

貼り合わせ基板の作製方法

発明者： 三谷 清 ,  吉沢 克夫
出願人/特許権者： 信越半導体株式会社 ,  長野電子工業株式会社
代理人 (1件)： 好宮 幹夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-032790
公開番号（公開出願番号）：特開平10-223497
出願日： 1997年01月31日
公開日（公表日）： 1998年08月21日
要約：

【要約】 (修正有)【課題】 未結合部を除去する工程を有する貼り合わせ基板の作製方法において、薄膜の表面を気相エッチングしても、支持側基板(ベースウエーハ)の未結合部の表面(テラス部)に溝が形成されることのない、貼り合わせ基板の作製方法を提供する。【解決手段】 二枚の半導体基板のうち、少なくとも一方の半導体基板の表面に酸化膜を形成し、該酸化膜を介して他方の半導体基板と密着させ、これに酸化性雰囲気下で熱処理を加えて強固に結合させた後、デバイス作製側基板の外周部の未結合部を完全に除去し、しかる後に該デバイス作製側基板を所望厚さまで薄膜化した後、その薄膜の表面を気相エッチングして該薄膜の厚さを均一化する貼り合わせ基板の作製方法において、前記薄膜の表面を気相エッチングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去する、ことを特徴とする貼り合わせ基板の作製方法。

請求項（抜粋）：

二枚の半導体基板のうち、少なくとも一方の半導体基板の表面に酸化膜を形成し、該酸化膜を介して他方の半導体基板と密着させ、これに酸化性雰囲気下で熱処理を加えて強固に結合させた後、デバイス作製側基板の外周部の未結合部を完全に除去し、しかる後に該デバイス作製側基板を所望厚さまで薄膜化した後、その薄膜の表面を気相エッチングして該薄膜の厚さを均一化する貼り合わせ基板の作製方法において、前記薄膜の表面を気相エッチングする前に、少なくとも支持側基板の未結合部上の酸化膜を除去する、ことを特徴とする貼り合わせ基板の作製方法。

IPC (3件)：

H01L 21/02 ,  H01L 21/306 ,  H01L 21/304 321

FI (3件)：

H01L 21/02 B ,  H01L 21/304 321 M ,  H01L 21/302 P

引用特許：

審査官引用 (2件)

• 半導体基板の製造方法
  公報種別：公開公報   出願番号：特願平4-325533   出願人：株式会社東芝
• ウエハから材料を除去するシステム
  公報種別：公開公報   出願番号：特願平4-112756   出願人：ヒューズ・エアクラフト・カンパニー