特許
J-GLOBAL ID：200903098869479026
制御装置
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 強
公報種別：公開公報
出願番号（国際出願番号）：特願平8-211087
公開番号（公開出願番号）：特開平10-055316
出願日： 1996年08月09日
公開日（公表日）： 1998年02月24日
要約：
【要約】【課題】 多数決用のEEPROMの記憶内容および多数決回路の機能チェックを実施できるようにする。【解決手段】 多数決用のEEPROM13〜15はバッファ7〜9からデータバス3を介してCPU2やRAM4と接続されると共に多数決回路16に接続される。多数決回路16は、EEPROM13〜15からの入力の多数決演算をしてバッファ6を介して出力する。選択スイッチ23がオフ状態のときには、CPU2は、外部装置21からインタフェイス回路22を介して制御プログラムを読み込んでRAM4に記憶させ、各EEPROM13〜15を順次選択してその記憶内容と比較する。また、記憶内容が正しい場合には、CPU2は多数決回路16の出力とRAM4の記憶内容とを比較して機能をチェックする。
請求項（抜粋）：
同一のプログラムが記憶される複数個の半導体記憶素子と、これら複数個の半導体記憶素子に記憶されている前記プログラムを読出しそれらの多数決演算を行った結果を出力する多数決演算手段と、この多数決演算手段から出力される前記プログラムを実行するようにした制御装置において、前記プログラムを外部装置から読み込み可能な読込手段と、この読込手段により読み込まれた内容を一時記憶する一時記憶手段と、前記複数個の半導体記憶素子を選択的に指定して内部に記憶された前記プログラムを個別に出力させる選択手段と、前記読込手段により外部装置から前記プログラムを読込んで前記一時記憶手段に記憶された記憶内容と前記選択手段により順次選択される前記複数個の半導体記憶素子のそれぞれに記憶されている前記プログラムの記憶内容とを照合する判定動作を実行する判定手段とを備えていることを特徴とする制御装置。
引用特許：
前のページに戻る
