特許
J-GLOBAL ID：200903098969861580
マルチビット半導体メモリ装置及びその装置の誤り訂正方法
発明者：
出願人/特許権者：
代理人 (1件)：
志賀 正武 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-366623
公開番号（公開出願番号）：特開平11-312396
出願日： 1998年12月24日
公開日（公表日）： 1999年11月09日
要約：
【要約】【課題】 集積化されたマルチビットメモリ装置において、誤り検出及び訂正技術を提供する。【解決手段】 誤り訂正において、マルチビットメモリ装置のデータワードラインに対応される2つ以上のパリティビットグループが装置にプログラムされる。グループは、セル当たりビット数によって区分される。メモリデータワードの誤りビットは、グループ単位に順次的に検査され、検出された誤りビットもグループ単位に順的に訂正される。
請求項（抜粋）：
集積された半導体メモリ装置において、多数のデータビットのため、各々2つ以上のデータ状態を貯蔵する多数のメモリセルと、前記データビットを感知するための多数の感知増幅器と、各々の感知増幅器は、少なくとも2つ以上のデータラッチと対応し、前記多数のデータラッチは、各々の感知増幅器に対応される少なくとも2つ以上のラッチのうち、1つだけを含む各々の2つ又はその以上のグループに区分されるが、前記感知されたデータビットを各々ラッチするための多数のデータラッチと、前記ラッチされたデータビットの誤り検出をグループ単位に順次的に行い、前記検出された誤りビットをグループ別に順次的に訂正する手段とを含むことを特徴とするマルチビット半導体メモリ装置。
IPC (5件)：
G11C 29/00 631
, G06F 11/10 320
, G06F 12/16 320
, G11C 16/06
, G11C 16/02
G11C 29/00 631 Z
, G06F 11/10 320 F
, G06F 12/16 320 F
, G11C 17/00 639 C
, G11C 17/00 641
