特許
J-GLOBAL ID：200903099009673808
半導体装置の製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
芝野 正雅
公報種別：公開公報
出願番号（国際出願番号）：特願平10-328320
公開番号（公開出願番号）：特開2000-150543
出願日： 1998年11月18日
公開日（公表日）： 2000年05月30日
要約：
【要約】【課題】 実装面積を縮小した小型のパッケージを得ると共に、製造時の不具合を解消できる、半導体装置の製造方法を提供する。【解決手段】 多数の搭載部20を有する共通基板21を準備する。各搭載部20にはアイランド部25をリード部32a、32を形成し、スルーホールを介して裏面側に外部電極31a〜31cを形成する。外部電極31a〜31dのパターンは端より内側に後退させる。各搭載部毎に半導体チップ33をダイボンド、ワイヤボンドし、全体を共通の樹脂層30で被覆し、ダイシングライン24に沿って樹脂層35と共通基板21とを分割して、個々の半導体装置を得る。
請求項（抜粋）：
多数の素子搭載部を有する絶縁基板を準備し、前記素子搭載部の各々に半導体チップを固着し、前記各々の半導体チップを樹脂層で被覆し、前記素子搭載部毎に前記樹脂層と前記絶縁基板とを分離して個々の半導体素子を形成する半導体装置の製造方法であって、前記絶縁基板の裏面側に、前記半導体チップの外部接続電極となる電極パターンを設け、該電極パターンを、分離した絶縁基板の端部から内側に後退させたことを特徴とする半導体装置の製造方法。
IPC (4件)：
H01L 21/50
, H01L 21/52
, H01L 21/301
, H01L 23/28
H01L 21/50 B
, H01L 21/52 E
, H01L 23/28 Z
, H01L 21/78 F
4M109AA01
, 4M109BA04
, 4M109CA05
, 4M109EA02
, 5F047AA17
, 5F047AB03
, 5F047BA21
, 5F047BA53
, 5F047BB11
