特許
J-GLOBAL ID:200903099080873460

半導体検査装置及び方法

発明者:
出願人/特許権者:
代理人 (1件): 菅 隆彦
公報種別:公開公報
出願番号(国際出願番号):特願平8-238744
公開番号(公開出願番号):特開平10-082825
出願日: 1996年09月10日
公開日(公表日): 1998年03月31日
要約:
【要約】【課題】微細化された多ピンで高速の半導体チップの検査に最適な半導体検査装置及び方法を提供する。【解決手段】本発明の装置は、メモリ3に記憶されたテストパターンを参照して半導体チップOの検査を行うテスト回路4と、テスト対象の半導体チップOの接点パッドと位置が整合するように複数設けられた導電性のコンタクト部2aを有し、かつ当該接点パッドと前記テスト回路4とを接続するプローブ構造部2とを同一の基板上に備えてなる。
請求項(抜粋):
メモリに記憶されたテストパターンを参照して半導体チップの検査を行うテスト回路と、テスト対象の半導体チップの接点パッドと位置が整合するように複数設けられた導電性のコンタクト部を有し、かつ当該接点パッドと前記テスト回路とを接続するプローブ構造部とを、同一の基板上に備えた、ことを特徴とする半導体検査装置。
IPC (3件):
G01R 31/26 ,  G01R 31/302 ,  H01L 21/66
FI (5件):
G01R 31/26 J ,  H01L 21/66 C ,  H01L 21/66 B ,  H01L 21/66 D ,  G01R 31/28 L
引用特許:
審査官引用 (6件)
  • 集積回路試験装置
    公報種別:公開公報   出願番号:特願平6-267645   出願人:日本電気株式会社
  • プローブカード
    公報種別:公開公報   出願番号:特願平5-005945   出願人:株式会社東芝, 東芝マイクロエレクトロニクス株式会社
  • 特開平3-250641
全件表示

前のページに戻る