特許
J-GLOBAL ID：200903099121597782
クロック回路
発明者：
出願人/特許権者：
代理人 (1件)：
松浦 兼行
公報種別：公開公報
出願番号（国際出願番号）：特願平8-333605
公開番号（公開出願番号）：特開平10-171550
出願日： 1996年12月13日
公開日（公表日）： 1998年06月26日
要約：
【要約】【課題】 従来のクロック回路は、クロックツリー回路によりIC内の各回路に対するクロック入力端子からの伝搬遅延時間を等しくするため、クロック入力からデータ出力までの遅延時間を増大させ、ICの利用価値を著しく損なう。【解決手段】 クロック入力端子1より入力された外部クロックは、クロックツリー回路2を介してフリップフロップ5及び6にそれぞれ供給される一方、バイパスクロック回路3を通して最終段のフリップフロップ7に供給される。バッファB10〜B16は、それぞれ等しい伝搬遅延時間を有している。フリップフロップ5と6に対するクロックスキューを軽減するため、それぞれバッファ3段、及び2段のクロックツリーとなっている。バイパスクロック回路3は1段のバッファB16で構成されているため、バイパスクロック回路3のクロック伝搬遅延時間はクロックツリー回路2の伝搬遅延時間より高速となる。
請求項（抜粋）：
外部入力クロックを波形整形して得たクロックを、集積回路内の複数の回路に、それぞれほぼ等しい伝搬遅延時間で分配供給するクロックツリー回路と、前記外部入力クロックを、前記集積回路のデータ出力端子に接続された最終段の回路に、前記クロックツリー回路の伝搬遅延時間よりも小なる伝搬遅延時間で供給するバイパスクロック回路とを有することを特徴とするクロック回路。
IPC (2件)：
FI (2件)：
G06F 1/04 330 A
, H03K 5/15 P
