特許
J-GLOBAL ID:200903099141228520
入力信号のピ-ク値を検出するためのシステム、およびオフセット相殺方法
発明者:
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-114819
公開番号(公開出願番号):特開2000-151373
出願日: 1999年04月22日
公開日(公表日): 2000年05月30日
要約:
【要約】【課題】 オフセット効果を排除するためのオフセット補償構成を有する、ピーク検出器を提供する。【解決手段】 ピーク検出器は、比較器と、比較器の出力に結合されたストレージキャパシタとを含む。比較器の反転する入力には入力キャパシタを介してアナログ入力信号が提供され、比較器の反転しない入力には比較器のフィードバックループ内に配された出力バッファによって生成される出力信号が提供される。該フィードバックループ内に結合されたレベルシフタは、応用要件にしたがって、出力バッファに与えられる入力信号を動的に調整する。ピーク検出器の動作は、比較器の入力および内部フィードバックループに設けられたスイッチに与えられる、重なり合わないクロック信号によって制御されて、比較器および出力バッファによってもたらされるオフセットを相殺する。
請求項(抜粋):
入力信号のピーク値を検出するためのシステムであって、前記入力信号を受け取る入力端子と、前記入力端子に結合された入力キャパシタと、前記入力キャパシタに結合された第1の入力を有する比較器と、前記比較器の出力に結合されて電圧を生成するストレージキャパシタと、前記ストレージキャパシタと前記比較器の第2の入力との間のフィードバックループ内に配されて、前記電圧をバッファリングして前記入力信号のピーク値を表わす出力信号を生成する出力バッファとを含む、システム。
引用特許:
出願人引用 (8件)
全件表示
審査官引用 (14件)
-
コンパレータおよびアナログ-デジタル変換回路
公報種別:公開公報
出願番号:特願平7-230379
出願人:三洋電機株式会社
-
特開平4-235410
-
特開昭59-097220
-
特開昭61-107171
-
特開昭62-253211
-
特開昭62-159055
-
特開平2-145013
-
特開平2-145013
-
コンパレータ回路
公報種別:公開公報
出願番号:特願平9-089370
出願人:株式会社東芝
-
特開平4-235410
-
特開昭59-097220
-
特開昭61-107171
-
特開昭62-253211
-
特開昭62-159055
全件表示
前のページに戻る