パワーオンリセット回路

発明者： , ,
出願人/特許権者：
代理人 (1件)：磯村雅俊 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-066555
公開番号（公開出願番号）：特開2002-271185
出願日： 2001年03月09日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】半導体回路にて、複数の動作電源電圧での正常動作を可能とするパワーオンリセット回路を提供すること。【解決手段】本発明に係るパワーオンリセット回路10は、電圧電源20に接続され、電圧を制御する動作電圧制御回路12と、ソースが電圧電源20に、ゲートが動作電圧制御回路12に、それぞれ接続されたP型MOSトランジスタP2と、ソースが電圧電源20に、ドレインがP型MOSトランジスタP2のドレインに、それぞれ接続されたP型MOSトランジスタP3と、一方がP型MOSトランジスタP2,P3のドレインに、他方が接地電源22に、それぞれ接続された容量C1と、容量C1の一方が入力段に、P型MOS型トランジスタP3のゲートが出力段に、それぞれ接続され、パワーオンリセット信号を出力するインバータ回路16とを有する。

請求項（抜粋）：

電源投入時にパワーオンリセット信号により、回路の初期設定を行うパワーオンリセット回路において、電位供給電源に接続され、電圧を制御する動作電圧制御手段と、ソースが前記電位供給電源に、ゲートが前記動作電圧制御手段に、それぞれ接続された第1のP型MOSトランジスタと、ソースが前記電位供給電源に、ドレインが前記第1のP型MOSトランジスタのドレインに、それぞれ接続された第2のP型MOSトランジスタと、一方が前記第1,2のP型MOSトランジスタのドレインに、他方が接地電位電源に、それぞれ接続された容量と、前記容量の該一方が入力段に、前記第2のP型MOS型トランジスタのゲートが出力段に、それぞれ接続され、前記パワーオンリセット信号を出力するインバータ手段とを有することを特徴とするパワーオンリセット回路。

IPC (3件)：

H03K 17/22 , H03K 17/687 , H03K 19/003

FI (3件)：

H03K 17/22 E , H03K 19/003 B , H03K 17/687 Z

Fターム (16件)：

5J032AA05 , 5J032AB02 , 5J032AC14 , 5J055AX57 , 5J055BX41 , 5J055CX27 , 5J055DX13 , 5J055DX14 , 5J055EX07 , 5J055EY10 , 5J055EY21 , 5J055FX05 , 5J055FX12 , 5J055FX27 , 5J055FX35 , 5J055GX01

引用特許：

審査官引用 (5件)

特開昭61-111018
特開昭58-006623
パワーオンリセット回路及びそれを用いた半導体集積回路装置
公報種別：公開公報出願番号：特願平9-306829 出願人：株式会社日立製作所

全件表示

前のページに戻る