特許

J-GLOBAL ID：200903099167294660

並行プログラム作成支援装置及び並行プログラム作成方法並びに並行プログラム実行装置

発明者： 内平 直志 ,  本位田 真一 ,  大須賀 昭彦 ,  關 俊文 ,  永井 保夫 ,  半田 恵一 ,  伊藤 聡 ,  澤島 信介 ,  田原 康之 ,  塩谷 英明
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-127577
公開番号（公開出願番号）：特開平8-016429
出願日： 1995年04月28日
公開日（公表日）： 1996年01月19日
要約：

【要約】【目的】 並行プログラムのテスト・デバッグを容易に実現でき、並行プログラムの開発を効率よく行うことができる並行プログラムの作成方法及びその作成支援装置並びに効果的なテスト・デバッグ及び再現性を保証した部分並行実行を可能とする並行プログラム実行装置を提供すること。【構成】 本発明の並行プログラム作成支援装置は、並行構造を有する第1並行プログラムを逐次実行可能な逐次プログラムに変換する逐次化手段12と、前記逐次プログラムのテスト・デバッグを行い、テスト・デバッグ情報を作成するテスト・デバッグ手段16と、テスト・デバッグ後の前記逐次プログラムを前記テスト・デバッグ情報に基づいて並行化することにより第2並行プログラムに変換する並行化手段18とを備えた。また、前記テスト・デバッグ手段は、前記逐次プログラムに対して並行性に関する情報を導入する手段を含む。

請求項（抜粋）：

並行構造を有する第1並行プログラムを逐次実行可能な逐次プログラムに変換する逐次化手段と、前記逐次プログラムのテスト・デバッグを行い、テスト・デバッグ情報を作成するテスト・デバッグ手段と、テスト・デバッグ後の前記逐次プログラムを前記テスト・デバッグ情報に基づいて並行化することにより第2並行プログラムに変換する並行化手段と、を具備することを特徴とする並行プログラム作成支援装置。

IPC (5件)：

G06F 11/28 ,  G06F 9/06 540 ,  G06F 9/38 370 ,  G06F 15/16 430 ,  G06F 15/16 450

引用特許：

審査官引用 (5件)

• 特開平3-038735
  
• 特開平1-106234
  
• 特開平2-236624
  
• 特開平3-240137
  
• 特開昭62-066338