特許
J-GLOBAL ID：200903099222118737

薄膜デバイスの製造方法

発明者：
高橋 敏幸

高橋 敏幸 について

, 
清水 優

清水 優 について

, 
渡辺 秀明

渡辺 秀明 について


出願人/特許権者：
オムロン株式会社

オムロン株式会社 について


代理人 (1件)： 中野 雅房
公報種別：公開公報
出願番号（国際出願番号）：特願平11-131709
公開番号（公開出願番号）：特開2000-323462
出願日： 1999年05月12日
公開日（公表日）： 2000年11月24日
要約：
【要約】【目的】 ウエットエッチングにおいても、膜厚精度が高く、均一な膜厚の薄膜ダイアフラムを作製することができ、耐久性の高い薄膜ダイアフラムを形成することができる薄膜デバイスの製造方法を提供する。【解決手段】 基板1の薄膜ダイアフラム形成領域に、薄膜ダイアフラム3の厚みと等しい深さの溝8を掘り、溝8内に導体配線10を埋め込み、その上を絶縁膜12で覆う。導体配線10に電圧を印加し、導体配線10の電気信号をモニターしながら、基板1の中央部を下面側からエッチングする。導体配線10のエッチングレートは基板1のエッチングレートよりも大きいので、エッチングが溝8の底に達すると、導体配線10がエッチングされて断線する。この断線を電気信号がオフになることで検出し、基板1のエッチングを停止し、薄膜ダイアフラム3を形成する。
請求項（抜粋）：
薄膜を形成しようとする被加工物に導体を配置し、該被加工物のエッチングを開始した後、エッチングによる前記導体の電気的特性の変化を監視し、その変化に基づいて被加工物のエッチングを停止して被加工物に薄膜を形成することを特徴とする薄膜デバイスの製造方法。
IPC (3件)：
H01L 21/3065 ,  G01L 9/12 ,  H01L 21/306
FI (3件)：
H01L 21/302 E ,  G01L 9/12 ,  H01L 21/306 U
Fターム (25件)：
2F055AA40 ,  2F055BB05 ,  2F055CC02 ,  2F055DD05 ,  2F055EE25 ,  2F055FF43 ,  2F055GG01 ,  5F004AA00 ,  5F004CB15 ,  5F004DB01 ,  5F004EA05 ,  5F004EA06 ,  5F004EB08 ,  5F043AA01 ,  5F043AA02 ,  5F043BB01 ,  5F043BB02 ,  5F043DD21 ,  5F043DD24 ,  5F043DD30 ,  5F043FF01 ,  5F043FF03 ,  5F043FF04 ,  5F043FF10 ,  5F043GG10
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM