特許
J-GLOBAL ID：200903099268326202
ヘテロ接合バイポーラトランジスタ
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平7-054733
公開番号（公開出願番号）：特開平8-250509
出願日： 1995年03月14日
公開日（公表日）： 1996年09月27日
要約：
【要約】 (修正有)【目的】 外因性ベース上に保護膜となる薄膜のエミッタ層を容易に残すことができ、ラティスミスマッチによる結晶の歪みが生じず、エミッタ-ベース間の抵抗を低くして再結合を低減できるヘテロ接合バイポーラトランジスタおよびその製造方法を提供する。【構成】 第1エミッタ層6は、ベース層4上に形成され、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定されている。第1のエミッタ層6上には、間に第1のエミッタ層6よりも電子親和力の大きいエッチングストップ層7を介して、第1のエミッタ層6よりも電子親和力が小さいかまたは同じである第2のエミッタ層8が形成されている。第2のエミッタ層8から上の各層は外因性ベース領域上がエッチング除去されている。エッチングストップ層7は、エミッタ層と同じ導電型で厚みが3nm以上である。
請求項（抜粋）：
基板上に、第1導電型のコレクタ層、第2導電型のベース層、第1導電型で該ベース層よりも大きいバンドギャップを有するエミッタ層がこの順に形成され、該ベース層は外因性ベース領域を有するヘテロ接合バイポーラトランジスタにおいて、該エミッタ層は、該ベース層上に形成され、かつ、外因性ベース領域上の部分がトランジスタの正常動作範囲内の全ての電圧おいて完全に空乏化するように厚みが設定された第1のエミッタ層と、該第1のエミッタ層の上に該第1のエミッタ層よりも電子親和力の大きいエッチングストップ層を介して形成され、かつ、該第1のエミッタ層よりも電子親和力が小さいかまたは同じである第2のエミッタ層とからなり、第2のエミッタ層から上の各層またはエッチングストップ層から上の各層は外因性ベース領域上がエッチング除去されており、該エッチングストップ層は第1導電型で厚みが3nm以上であるヘテロ接合バイポーラトランジスタ。
IPC (2件)：
引用特許：
前のページに戻る
