特許
J-GLOBAL ID:200903099276885482

PLL回路

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2002-148974
公開番号(公開出願番号):特開2003-347935
出願日: 2002年05月23日
公開日(公表日): 2003年12月05日
要約:
【要約】【課題】チャージポンプ回路内にオフセット電流印加部を設け、正確な位相オフセットの印加が実現できるPLL回路を提供する。【解決手段】出力クロックの周波数が入力電圧により制御される電圧制御発振器(40)と、この電圧制御発振器の出力信号を分周する分周期(50)と、この分周期の出力信号と基準信号の位相を比較する位相比較器(10)と、この位相比較器の出力信号で駆動されるチャージポンプ回路(20a)と、このチャージポンプ回路の出力を積分するループフィルタ(30)を備え、このループフィルタに保持された電圧によって前記電圧制御発振器の周波数を制御するPLL回路において、前記チャージポンプ回路は、前記出力クロックの位相を変化させるためのオフセット電流を発生する手段を設ける。
請求項(抜粋):
出力クロックの周波数が入力電圧により制御される電圧制御発振器(40)と、この電圧制御発振器の出力信号を分周する分周期(50)と、この分周期の出力信号と基準信号の位相を比較する位相比較器(10)と、この位相比較器の出力信号で駆動されるチャージポンプ回路(20a)と、このチャージポンプ回路の出力を積分するループフィルタ(30)を備え、このループフィルタに保持された電圧によって前記電圧制御発振器の周波数を制御するPLL回路において、前記チャージポンプ回路は、前記出力クロックの位相を変化させるためのオフセット電流を発生する手段を設けたことを特徴とするPLL回路。
Fターム (14件):
5J106AA04 ,  5J106BB05 ,  5J106CC01 ,  5J106CC24 ,  5J106CC41 ,  5J106CC52 ,  5J106DD32 ,  5J106EE19 ,  5J106GG15 ,  5J106HH02 ,  5J106JJ08 ,  5J106KK02 ,  5J106KK05 ,  5J106KK32
引用特許:
審査官引用 (4件)
  • 特開平2-230820
  • PLL回路
    公報種別:公開公報   出願番号:特願平9-359376   出願人:松下電器産業株式会社
  • 特開平1-128621
全件表示

前のページに戻る