特許
J-GLOBAL ID:200903099418214750

ヘテロ接合電界効果トランジスタ

発明者:
出願人/特許権者:
代理人 (1件): 中島 淳 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願2002-044515
公開番号(公開出願番号):特開2003-243424
出願日: 2002年02月21日
公開日(公表日): 2003年08月29日
要約:
【要約】【課題】 表面を平坦な状態とし、表面がグレイン状となることに起因する特性劣化を生じないヘテロ接合電界効果トランジスタを提供する。【解決手段】 基板上に、少なくとも、低温バッファ層、チャネル層、スペーサー層、電子供給層が順次形成された半導体素子であって、前記電子供給層上に、さらに、キャップ層が形成されており、該キャップ層の格子定数が、前記チャネル層の格子定数と略同一であり、前記スペーサー層および前記電子供給層の格子定数とは異なることを特徴とするヘテロ接合電界効果トランジスタである。
請求項(抜粋):
基板上に、少なくとも、低温バッファ層、チャネル層、スペーサー層、電子供給層が順次形成された半導体素子であって、前記電子供給層上に、さらに、キャップ層が形成されており、該キャップ層の格子定数が、前記チャネル層の格子定数と略同一であり、前記スペーサー層および前記電子供給層の格子定数とは異なることを特徴とするヘテロ接合電界効果トランジスタ。
IPC (3件):
H01L 21/338 ,  H01L 29/778 ,  H01L 29/812
Fターム (17件):
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ02 ,  5F102GJ04 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GM08 ,  5F102GQ01 ,  5F102GT01 ,  5F102GT03 ,  5F102HC01 ,  5F102HC11 ,  5F102HC19 ,  5F102HC21
引用特許:
審査官引用 (1件)

前のページに戻る