特許
J-GLOBAL ID：200903099452006725
半導体回路装置およびその使用方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-012541
公開番号（公開出願番号）：特開平11-213665
出願日： 1998年01月26日
公開日（公表日）： 1999年08月06日
要約：
【要約】【課題】 外部クロック信号の周波数が低い場合でもリンギング現象が起こり難いSDRAMを提供する。【解決手段】 外部クロック信号の周波数に応じてモードレジスタに所望のモードアドレス信号MA7,MA8を設定し、その信号MA7,MA8に応答してデータ出力バッファ回路中のPチャネルMOSトランジスタ1,111,112をオンまたはオフにする。これにより、外部クロック信号の周波数が低い場合、駆動されるトランジスタ1,111,112の数を減らし、トランジスタ1,111,112で形成されるトランジスタ素子110の電流供給能力を低くする。
請求項（抜粋）：
クロック信号に同期して動作する半導体回路装置であって、データ信号を出力するトランジスタ素子を含む出力バッファ回路と、前記クロック信号の周波数に応じて前記出力バッファ回路を制御して前記トランジスタ素子の電流供給能力を変化させる制御手段とを備える、半導体回路装置。
IPC (3件)：
G11C 11/407
, G11C 11/409
, H03K 19/0175
G11C 11/34 362 S
, G11C 11/34 354 Q
, H03K 19/00 101 F
